JAJSGS5Q April 2009 – January 2024 TMS320F28030 , TMS320F28030-Q1 , TMS320F28031 , TMS320F28031-Q1 , TMS320F28032 , TMS320F28032-Q1 , TMS320F28033 , TMS320F28033-Q1 , TMS320F28034 , TMS320F28034-Q1 , TMS320F28035 , TMS320F28035-Q1
PRODUCTION DATA
パラメータ | テスト条件 | 最小値 | 標準値 | 最大値 | 単位 | |
---|---|---|---|---|---|---|
tw(RSL1) | パルス幅、デバイスによって駆動される XRS | 600 | μs | |||
tw(WDRS) | パルス幅、ウォッチドッグによって生成されるリセット パルス | 512tc(OSCCLK) | サイクル | |||
td(EX) | 遅延時間、XRS HIGH からアドレス / データ有効まで | 32tc(OSCCLK) | サイクル数 | |||
tINTOSCST | スタートアップ時間、内部ゼロ ピン発振器 | 3 | μs | |||
tOSCST (1) | オンチップ水晶発振器のスタートアップ時間 | 1 | 10 | ms |
図 6-8 に、PLLCR レジスタへの書き込みの結果の例を示します。最初の段階では、PLLCR = 0x0004 かつ SYSCLKOUT = OSCCLK x 2 です。次に、PLLCR に 0x0008 が書き込まれます。PLLCR レジスタが書き込まれるとすぐに、PLL ロックアップ段階が開始します。この段階の間は、SYSCLKOUT = OSCCLK/2 です。PLL ロックアップが完了すると、SYSCLKOUT は新しい動作周波数である OSCCLK x 4 を反映します。