JAJSMU4B November 2022 – September 2024 TMUX6201 , TMUX6202
PRODUCTION DATA
9.4.1 レイアウトのガイドライン
PCB パターンが 90° の角度でコーナーを曲がると、反射が発生する可能性があります。反射は主に、パターンの幅の変化が原因で発生します。曲がりの頂点では、パターン幅が幅の 1.414 倍に増加します。これにより、伝送ラインの特性のアップセットが向上します。特に、パターンの分散静電容量と自己インダクタンスが増加し、反射が発生します。すべての PCB トレースが直線的であるとは限らないため、一部のパターンはコーナーを曲がる必要があります。図 1-1 に、コーナーを丸める斬新で優れた方法を示します。最後の例 (BEST) のみが一定のパターン幅を維持し、反射を最小限に抑えます。
図 9-3 パターン例高速信号は、ビア数とコーナー数を最小にして配線し、信号の反射とインピーダンスの変化を低減します。ビアを使用する必要がある場合は、周囲の空間距離を大きく確保することで、そこでの静電容量を最小化します。各ビアは、信号の伝送ラインにおいて連続性を損ない、また、ボードの他の層からの干渉を拾う可能性を高くしています。高周波信号向けのテスト・ポイントを設計する際、スルーホール・ピンの使用は推奨されません。
図 9-4 に、TMUX620x 向けの PCB レイアウト例を示します。主に考慮すべき事項は以下の通りです。
- 確実な動作を保証するため、VDD/VSS と GND の間に 0.1μF～10μF の範囲のデカップリング・コンデンサを接続します。0.1μF と1μF のコンデンサを推奨します。この場合、最小値のコンデンサをピンのできるだけ近くに配置します。電源電圧に対してコンデンサの電圧定格が十分であることを確認します。
- 入力への配線は可能な限り短くします。
- 平面状のグランド・プレーンを使用し、電磁干渉 (EMI) ノイズのピックアップを低減します。
- デジタル・パターンと並行して敏感なアナログ・パターンを配線しないでください。デジタル・パターンとアナログ・パターンの交差は可能な限り避け、必要な場合には、必ず直交させてください。
- 並列に複数のビアを使用すると、インダクタンス全体が低減でき、さらにグランド・プレーンへの接続も改善されます。