Loading [MathJax]/jax/output/SVG/fonts/TeX/fontdata.js
Menu
Product
Email
PDF
Order now
TMUX734xF ±60V フォルト保護、8:1 およびデュアル 4:1 マルチプレクサ、可変フォルト・スレッショルド、ラッチアップ・フリー、1.8V ロジック対応
JAJSNE3B
march 2022 – july 2023
TMUX7348F
,
TMUX7349F
PRODMIX
CONTENTS
SEARCH
TMUX734xF ±60V フォルト保護、8:1 およびデュアル 4:1 マルチプレクサ、可変フォルト・スレッショルド、ラッチアップ・フリー、1.8V ロジック対応
1
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Device Comparison Table
6
Pin Configuration and Functions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Thermal Information
7.4
Recommended Operating Conditions
7.5
Electrical Characteristics (Global)
7.6
±15 V Dual Supply: Electrical Characteristics
7.7
±20 V Dual Supply: Electrical Characteristics
7.8
12 V Single Supply: Electrical Characteristics
7.9
36 V Single Supply: Electrical Characteristics
7.10
Typical Characteristics
8
Parameter Measurement Information
8.1
On-Resistance
8.2
Off-Leakage Current
8.3
On-Leakage Current
8.4
Input and Output Leakage Current Under Overvoltage Fault
8.5
Break-Before-Make Delay
8.6
Enable Delay Time
8.7
Transition Time
8.8
Fault Response Time
8.9
Fault Recovery Time
8.10
Fault Flag Response Time
8.11
Fault Flag Recovery Time
8.12
Charge Injection
8.13
Off Isolation
8.14
Crosstalk
8.15
Bandwidth
8.16
THD + Noise
9
Detailed Description
9.1
Overview
9.2
Functional Block Diagram
9.3
Feature Description
9.3.1
Flat ON- Resistance
9.3.2
Protection Features
9.3.2.1
Input Voltage Tolerance
9.3.2.2
Powered-Off Protection
9.3.2.3
Fail-Safe Logic
9.3.2.4
Overvoltage Protection and Detection
9.3.2.5
Adjacent Channel Operation During Fault
9.3.2.6
ESD Protection
9.3.2.7
Latch-Up Immunity
9.3.2.8
EMC Protection
9.3.3
Overvoltage Fault Flags
9.3.4
Bidirectional and Rail-to-Rail Operation
9.3.5
1.8 V Logic Compatible Inputs
9.3.6
Integrated Pull-Down Resistor on Logic Pins
9.4
Device Functional Modes
9.4.1
Normal Mode
9.4.2
Fault Mode
9.4.3
Truth Tables
10
Application and Implementation
10.1
Application Information
10.2
Typical Application
10.2.1
Design Requirements
10.2.2
Detailed Design Procedure
10.2.3
Application Curves
10.3
Power Supply Recommendations
10.4
Layout
10.4.1
Layout Guidelines
10.4.2
Layout Example
11
Device and Documentation Support
11.1
Documentation Support
11.1.1
Related Documentation
11.2
ドキュメントの更新通知を受け取る方法
11.3
サポート・リソース
11.4
Trademarks
11.5
静電気放電に関する注意事項
11.6
用語集
12
Mechanical, Packaging, and Orderable Information
重要なお知らせ
パッケージ・オプション
メカニカル・データ（パッケージ｜ピン）
RTJ|20
MPQF156F
PW|20
MPDS362A
サーマルパッド・メカニカル・データ
RTJ|20
QFND016S
発注情報
jajsne3b_oa
jajsne3b_pm
search
No matches found.
Full reading width
Full reading width
Comfortable reading width
Expanded reading width
Card for each section
Card with all content
Data Sheet
TMUX734xF ±60V フォルト保護、8:1 およびデュアル 4:1 マルチプレクサ、可変フォルト・スレッショルド、ラッチアップ・フリー、1.8V ロジック対応
このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。
1
特長
広い電源電圧範囲：
デュアル電源：±5V～±22V
単一電源：8V～44V
フォルト保護機能を搭載：
過電圧保護、ソース - 電源間またはソース - ドレイン間：±85V
過電圧保護：±60V
電源オフ保護：±60V
調整可能な過電圧トリガ・スレッショルド
V
FP
：3V～V
DD
、V
FN
：0V～V
SS
全体および特定のフォルト・チャネル情報を示す割り込みフラグ
障害が発生していないチャネルは低リーク電流で動作を維持
過電圧状態では出力をフォルト電源電圧にクランプ
デバイス構造に基づくラッチアップ耐性
対応ロジック： 1.8V
フェイルセーフ・ロジック：電源から独立して最大 44V
ブレイク・ビフォー・メイクのスイッチング動作
業界標準の TSSOP と小型の WQFN パッケージ
