JAJSJF0D March   2016  – August 2020 TPD3S716-Q1

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings—AEC Specification
    3. 6.3 ESD Ratings—IEC Specification
    4. 6.4 ESD Ratings—ISO Specification
    5. 6.5 Recommended Operating Conditions
    6. 6.6 Thermal Information
    7. 6.7 Electrical Characteristics
    8. 6.8 Timing Characteristics
    9. 6.9 Typical Characteristics
  7. 7 Parameter Measurement Information
    1.     18
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1  AEC-Q100 Qualified
      2. 8.3.2  Short-to-Battery and Short-to-Ground Protection on VBUS_CON
      3. 8.3.3  Short-to-Battery and Short-to-VBUS Protection on VD+, VD–
      4. 8.3.4  ESD Protection on VBUS_CON, VD+, VD–
      5. 8.3.5  Low RON nFET VBUS Switch
      6. 8.3.6  High Speed Data Switches
      7. 8.3.7  Adjustable Hiccup Current Limit up to 2.4-A
      8. 8.3.8  Fast Over-Voltage Response Time
      9. 8.3.9  Independent VBUS and Data Enable Pins for Configuring both Host and Client/OTG Mode
      10. 8.3.10 Fault Output Signal
      11. 8.3.11 Thermal Shutdown Feature
      12. 8.3.12 16-Pin SSOP Package
      13. 8.3.13 Reverse Current Detection
    4. 8.4 Device Functional Modes
      1. 8.4.1 Normal Operation
      2. 8.4.2 Overvoltage Condition
      3. 8.4.3 Overcurrent Condition
      4. 8.4.4 Short-Circuit Condition
      5. 8.4.5 Device Logic Table
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Short-to-Battery Tolerance
        2. 9.2.2.2 Maximum Current on VBUS
        3. 9.2.2.3 Power Dissipation and Junction Temperature
        4. 9.2.2.4 USB Data Rate
      3. 9.2.3 Application Curves
  10. 10Power Supply Recommendations
    1. 10.1 VBUS Path
    2. 10.2 VIN Pin
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
    3. 11.3 Layout Optimized for Thermal Performance
  12. 12Device and Documentation Support
    1. 12.1 Documentation Support
      1. 12.1.1 Related Documentation
    2. 12.2 Support Resources
    3. 12.3 Trademarks
    4. 12.4 静電気放電に関する注意事項
    5. 12.5 Glossary
  13. 13Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

TPD3S716-Q1 は、バッテリ短絡 / 短絡 / ESD 保護のためのシングルチップ・ソリューションで、車載アプリケーションにおいて USB コネクタの VBUS とデータ・ラインに対して可変電流制限機能を備えています。この統合データ・スイッチは、最小限の信号劣化でクラス最高の帯域幅を提供すると同時に、18V のバッテリ短絡保護を行います。1GHz という広い帯域幅により、CarPlay などのアプリケーションで USB 2.0 の高速データ・レートを実現できます。720MHz を超える帯域幅に余裕があるため、車載 USB 環境で一般的な長いキャプティブ・ケーブルでもクリーンな USB 2.0 のアイ・ダイアグラムを維持できます。バッテリへの短絡保護機能は、VBUS_CON、VD+、VD– ピンのいずれかの過電圧状態から内部システム回路を保護します。これらのピンについて、TPD3S716-Q1 は、最大 18V の過電圧保護を備えているので、ホットプラグおよび DC イベントに対応できます。過電圧保護回路は、業界で最も信頼性の高いバッテリ短絡絶縁を行い、200nsでデータ・スイッチをシャットオフして、危険な電圧や電流スパイクから上流の回路を保護します。

VBUS_CON ピンは、調整可能な電流制限ロード・スイッチにもなっており、グランドへの短絡保護に対応しています。このデバイスは、最大 2.4A の VBUS 電流をサポートし、USB BC1.2、USB Type-C 5V/1.5A、および最大 2.4A の独自充電方式をサポートしています。データとVBUS に個別のイネーブル・ピンを備え、ホストとクライアント OTG モードの両方をサポートします。また、TPD3S716-Q1 は、VBUS_CON、VD+、VD– ピンにシステム・レベルの IEC 61000-4-2 および ISO 10605 ESD 保護を組み込んでいるため、外付けの高耐圧低容量ダイオードは不要です。

製品情報(1)
部品番号 パッケージ 本体サイズ (公称)
TPD3S716-Q1 SSOP (16) 4.90mm × 3.90mm
(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-3934E727-0E61-41F4-9366-DEED40FE6866-low.gif代表的なアプリケーション回路図