JAJSG89A
January 2015 – September 2018
TPL5010
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
簡略化されたアプリケーション回路図
4
改訂履歴
5
デバイス比較表
6
Pin Configuration and Functions
Pin Functions
7
Specifications
7.1
Absolute Maximum Ratings
7.2
ESD Ratings
7.3
Recommended Operating Ratings
7.4
Thermal Information
7.5
Electrical Characteristics
7.6
Timing Requirements
7.7
Typical Characteristics
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
WAKE
8.3.2
DONE
8.3.3
RSTn
8.4
Device Functional Modes
8.4.1
Start-Up
8.4.2
Normal Operating Mode
8.5
Programming
8.5.1
Configuring the WAKE Interval With the DELAY/M_RST Pin
8.5.2
Manual Reset
8.5.2.1
DELAY/M_RST
8.5.2.2
Circuitry
8.5.3
Timer Interval Selection Using External Resistance
8.5.4
Quantization Error
8.5.5
Error Due to Real External Resistance
9
Application and Implementation
9.1
Application Information
9.2
Typical Application
9.2.1
Design Requirements
9.2.2
Detailed Design Procedure
9.2.3
Application Curve
10
Power Supply Recommendations
11
Layout
11.1
Layout Guidelines
11.2
Layout Example
12
デバイスおよびドキュメントのサポート
12.1
ドキュメントの更新通知を受け取る方法
12.2
コミュニティ・リソース
12.3
商標
12.4
静電気放電に関する注意事項
12.5
Glossary
13
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DDC|6
MPDS124I
サーマルパッド・メカニカル・データ
発注情報
jajsg89a_oa
jajsg89a_pm
11
Layout