JAJSVC0
September 2024
TPLD1201-Q1
ADVANCE INFORMATION
1
1
特長
2
アプリケーション
3
概要
4
ピン構成および機能
5
仕様
5.1
絶対最大定格
5.2
ESD 定格
5.3
推奨動作条件
5.4
10
5.5
電気的特性
5.6
電源電流特性
5.7
スイッチング特性
6
パラメータ測定情報
7
詳細説明
7.1
概要
7.2
機能ブロック図
7.3
機能説明
7.3.1
I/O ピン
7.3.2
接続マルチプレクサ
7.3.3
機能を設定可能なロジック ブロック
7.3.3.1
2 ビット LUT マクロセル
7.3.3.2
3 ビット LUT マクロセル
7.3.3.3
2 ビット LUT または D フリップ フロップ / ラッチ マクロセル
7.3.3.4
3 ビット LUT または D フリップ フロップ / ラッチ (セット / リセット付き) マクロセル
7.3.3.5
3 ビット LUT またはパイプ遅延マクロセル
7.3.3.6
4 ビット LUT または 8 ビット カウンタ / 遅延マクロセル
7.3.4
8 ビット カウンタ / 遅延ジェネレータ (CNT/DLY)
7.3.4.1
遅延モード
7.3.4.2
カウンタ モードのリセット
7.3.5
プログラム可能なグリッチ除去フィルタまたはエッジ検出器マクロセル
7.3.6
周波数選択可能発振器
7.3.7
アナログ コンパレータ (ACMP)
7.3.8
電圧リファレンス (VREF)
7.4
デバイスの機能モード
7.4.1
パワーオン リセット
8
アプリケーションと実装
8.1
アプリケーション情報
8.2
代表的なアプリケーション
8.2.1
設計要件
8.2.1.1
電源に関する考慮事項
8.2.1.2
入力に関する考慮事項
8.2.1.3
出力に関する考慮事項
8.2.2
詳細な設計手順
8.2.3
アプリケーション曲線
8.3
電源に関する推奨事項
8.4
レイアウト
8.4.1
レイアウトのガイドライン
8.4.2
レイアウト例
9
デバイスおよびドキュメントのサポート
9.1
ドキュメントの更新通知を受け取る方法
9.2
サポート・リソース
9.3
商標
9.4
静電気放電に関する注意事項
9.5
用語集
10
改訂履歴
11
メカニカル、パッケージ、および注文情報
11.1
付録:パッケージ オプション
11.2
テープおよびリール情報
11.3
メカニカル データ
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DGS|10
MPDS035C
サーマルパッド・メカニカル・データ
発注情報
jajsvc0_oa
6
パラメータ測定情報
A.
C
L
にはプローブと治具の容量が含まれます。tocf は、10pF または 400pF の C
L
で測定されます。
B.
すべての入力は、以下の特性を持つジェネレータから供給されます:PRR ≦ 10MHz、Z
O
= 50Ω、t
r
/t
f
≦ 30ns。
C.
すべてのパラメータと波形が、すべてのデバイスに適用できるわけではありません。
図 6-1
I
2
C インターフェイスの負荷回路と電圧波形
A.
C
L
にはプローブと治具の容量が含まれます。
B.
すべての入力は、以下の特性を持つジェネレータから供給されます:PRR ≦ 10MHz、Z
O
= 50Ω、t
r
/t
f
≦ 30ns。
C.
すべてのパラメータと波形が、すべてのデバイスに適用できるわけではありません。
図 6-2
割り込み負荷回路および電圧波形
A.
C
L
にはプローブと治具の容量が含まれます。
B.
t
pv
は、SCL で 0.7 × V
CC
から 50% の I/O (On) 出力まで測定されます。
C.
すべての入力は、以下の特性を持つジェネレータから供給されます:PRR ≦ 10MHz、Z
O
= 50Ω、t
r
/t
f
≦ 30ns。
D.
出力は一度に 1 つずつ測定され、測定するたびに 1 回遷移します。
E.
すべてのパラメータと波形が、すべてのデバイスに適用できるわけではありません。
図 6-3
P ポートの負荷回路およびタイミング波形
A.
C
L
にはプローブと治具の容量が含まれます。
B.
すべての入力は、以下の特性を持つジェネレータから供給されます:PRR ≦ 10MHz、Z
O
= 50Ω、t
r
/t
f
≦ 30ns。
C.
出力は一度に 1 つずつ測定され、測定するたびに 1 回遷移します。
D.
I/O は入力として構成されます。
E.
すべてのパラメータと波形が、すべてのデバイスに適用できるわけではありません。
図 6-4
リセット負荷回路および電圧波形