JAJSVC0 September   2024 TPLD1201-Q1

ADVANCE INFORMATION  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. ピン構成および機能
  6. 仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 10
    5. 5.5 電気的特性
    6. 5.6 電源電流特性
    7. 5.7 スイッチング特性
  7. パラメータ測定情報
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 I/O ピン
      2. 7.3.2 接続マルチプレクサ
      3. 7.3.3 機能を設定可能なロジック ブロック
        1. 7.3.3.1 2 ビット LUT マクロセル
        2. 7.3.3.2 3 ビット LUT マクロセル
        3. 7.3.3.3 2 ビット LUT または D フリップ フロップ / ラッチ マクロセル
        4. 7.3.3.4 3 ビット LUT または D フリップ フロップ / ラッチ (セット / リセット付き) マクロセル
        5. 7.3.3.5 3 ビット LUT またはパイプ遅延マクロセル
        6. 7.3.3.6 4 ビット LUT または 8 ビット カウンタ / 遅延マクロセル
      4. 7.3.4 8 ビット カウンタ / 遅延ジェネレータ (CNT/DLY)
        1. 7.3.4.1 遅延モード
        2. 7.3.4.2 カウンタ モードのリセット
      5. 7.3.5 プログラム可能なグリッチ除去フィルタまたはエッジ検出器マクロセル
      6. 7.3.6 周波数選択可能発振器
      7. 7.3.7 アナログ コンパレータ (ACMP)
      8. 7.3.8 電圧リファレンス (VREF)
    4. 7.4 デバイスの機能モード
      1. 7.4.1 パワーオン リセット
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
        1. 8.2.1.1 電源に関する考慮事項
        2. 8.2.1.2 入力に関する考慮事項
        3. 8.2.1.3 出力に関する考慮事項
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報
    1. 11.1 付録:パッケージ オプション
    2. 11.2 テープおよびリール情報
    3. 11.3 メカニカル データ

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

I/O ピン

TPLD1201-Q1 は 1 本の入力ピンと 7 本の多機能 I/O ピンを持っています。GPIO ピンは、ユーザー定義の入力、出力、特殊機能のいずれかとして機能できます。

入力モード:ピンを入力として構成する場合、以下の選択肢があります。

  • デジタル入力 (シュミット トリガなし)
  • デジタル入力 (シュミット トリガ付き)
  • 低電圧デジタル入力

低電圧デジタル入力は、シュミット トリガを持たないデジタル入力よりも小さい VIH/VIL 仕様を持っています。そのため、低電圧デジタル入力の VIH および VIL 仕様を満たす、VCC より低い任意の電圧ドメインからの昇圧変換が可能です。以下のピンは特殊機能も備えています。

  • IO9:外部クロック入力
  • IO1:アナログ コンパレータ 0 の正入力
  • IO2:アナログ コンパレータの負入力
  • IO4:アナログ コンパレータ 1 の正入力
  • IO7:内部電圧リファレンス出力

出力モード:ピンを出力として構成する場合、以下のように駆動能力を設定できます。

  • 1x プッシュプル出力
  • 2x プッシュプル出力
  • 1x オープン ドレイン NMOS 出力
  • 2x オープン ドレイン NMOS 出力
  • 1x オープン ドレイン PMOS 出力
  • 2x オープン ドレイン PMOS 出力
プルアップまたはプルダウン抵抗:すべての I/O ピンにおいて、ピン構造に接続する抵抗を、ユーザーが選択できます。これらの抵抗として選択可能な値は 10kΩ、100kΩ、1MΩ です。これらの内部抵抗はプルアップとプルダウンのどちらかとして構成できます。InterConnect Studio で設計すると、設計で未使用のすべてのピンは、デフォルトで 1MΩ のプルダウンが接続されるように構成されます。さらに、パワーオン イベントの後、パワーオン リセット シーケンスが完了するまで、すべてのポートがハイ インピーダンス状態になります。

表 7-1 ピン構成オプション
GPIOIO の選択OEIOオプション抵抗抵抗値
IN0未使用のピンプルダウン1MΩ
デジタル入力0デジタル入力 (シュミット トリガなし)
デジタル入力 (シュミット トリガ付き)
低電圧デジタル入力
フローティング
プルダウン10kΩ
100kΩ
1MΩ
注:GPI/IN0 には、電源オン時にチップをリセットするオプションもあります。POR とは異なり、外部リセットは GPI、LUT、DLY、OSC、DFF、ラッチ、パイプ遅延、マトリクス、GPO にのみ作用します。NVM は前の状態のまま維持されます。
外部リセットを無効、レベル センシティブ、エッジ トリガのいずれにするかをユーザーが選択できます。
レベル センシティブが選択されている場合、この入力が High になると、本デバイスは、すべての内部デバイスがリセットされるリセット モードに入ります。このピンが Low になると、本デバイスはリセット パワーオン シーケンスを開始します。
エッジ トリガを選択すると、立ち上がりエッジまたは立ち下がりエッジを検出するようにエッジ検出器を構成できます。そして、GPI/IN0 のエッジによって本デバイスはリセットされ、リセット パワーオン シーケンスが開始されます。
IO1、IO2未使用のピンプルダウン1MΩ
デジタル入力0デジタル入力 (シュミット トリガなし)
デジタル入力 (シュミット トリガ付き)
低電圧デジタル入力
フローティング
プルアップ10kΩ
100kΩ
1MΩ
プルダウン10kΩ
100kΩ
1MΩ
デジタル出力1プッシュプル (1X、2X)フローティング
オープン ドレイン NMOS (1X、2X)
オープン ドレイン PMOS (1X、2X)
フローティング
プルアップ10kΩ
100kΩ
1MΩ
プルダウン10kΩ
100kΩ
1MΩ
デジタル入出力0アナログ入力
1オープン ドレイン NMOS (1X、2X)フローティング
プルアップ10kΩ
100kΩ
1MΩ
プルダウン10kΩ
100kΩ
1MΩ
アナログ入出力アナログ入出力フローティング
プルアップ10kΩ
100kΩ
1MΩ
プルダウン10kΩ
100kΩ
1MΩ
IO4、IO7未使用のピンプルダウン1MΩ
デジタル入力

0

デジタル入力 (シュミット トリガなし)
デジタル入力 (シュミット トリガ付き)
低電圧デジタル入力
フローティング
プルアップ10kΩ
100kΩ
1MΩ
プルダウン10kΩ
100kΩ
1MΩ
デジタル出力

1/0

プッシュプル (1X、2X)フローティング
オープン ドレイン NMOS (1X、2X)
3 ステート出力 (1X、2X)
フローティング
プルアップ10kΩ
100kΩ
1MΩ
プルダウン10kΩ
100kΩ
1MΩ
デジタル入出力0デジタル入力 (シュミット トリガなし)
デジタル入力 (シュミット トリガ付き)
低電圧デジタル入力
アナログ入力 (IO4 のみ)
フローティング
プルアップ10kΩ
100kΩ
1MΩ
プルダウン10kΩ
100kΩ
1MΩ
1プッシュプル (1X、2X)
オープン ドレイン NMOS (1X、2X)
上記と共有
アナログ入出力アナログ入出力フローティング
プルアップ10kΩ
100kΩ
1MΩ
プルダウン10kΩ
100kΩ
1MΩ
IO5、IO6、IO9未使用のピンプルダウン1MΩ
デジタル入力0デジタル入力 (シュミット トリガなし)
デジタル入力 (シュミット トリガ付き)
低電圧デジタル入力
フローティング
プルアップ10kΩ
100kΩ
1MΩ
プルダウン10kΩ
100kΩ
1MΩ
デジタル出力1プッシュプル (1X、2X)フローティング
オープン ドレイン NMOS (1X、2X)
オープン ドレイン PMOS (1X、2X)
フローティング
プルアップ10kΩ
100kΩ
1MΩ
プルダウン10kΩ
100kΩ
1MΩ