JAJSVC0 September 2024 TPLD1201-Q1
ADVANCE INFORMATION
パラメータ | VCC | 最小値 | 標準値 | 最大値 | 単位 | ||
---|---|---|---|---|---|---|---|
デジタル IO | |||||||
tpd | 遅延 | デジタル入力 (シュミット トリガなし) からプッシュプル出力まで (立ち上がり) | 1.8V ± 0.09V | 34.9 | ns | ||
デジタル入力 (シュミット トリガなし) からプッシュプル出力まで (立ち下がり) | 30.8 | ||||||
デジタル入力 (シュミット トリガなし) からプッシュプル出力まで (立ち上がり) | 3.3V ± 0.3V | 20.3 | |||||
デジタル入力 (シュミット トリガなし) からプッシュプル出力まで (立ち下がり) | 20.7 | ||||||
デジタル入力 (シュミット トリガなし) からプッシュプル出力まで (立ち上がり) | 5V ± 0.5V | 16.4 | |||||
デジタル入力 (シュミット トリガなし) からプッシュプル出力まで (立ち下がり) | 17.7 | ||||||
tpd | 遅延 | デジタル入力 (シュミット トリガ付き) からプッシュプル出力まで (立ち上がり) | 1.8V ± 0.09V | 38.6 | ns | ||
デジタル入力 (シュミット トリガ付き) からプッシュプル出力まで (立ち下がり) | 32.8 | ||||||
デジタル入力 (シュミット トリガ付き) からプッシュプル出力まで (立ち上がり) | 3.3V ± 0.3V | 22.6 | |||||
デジタル入力 (シュミット トリガ付き) からプッシュプル出力まで (立ち下がり) | 21.5 | ||||||
デジタル入力 (シュミット トリガ付き) からプッシュプル出力まで (立ち上がり) | 5V ± 0.5V | 18.3 | |||||
デジタル入力 (シュミット トリガ付き) からプッシュプル出力まで (立ち下がり) | 18.0 | ||||||
tpd | 遅延 | 低電圧デジタル入力からプッシュプル出力まで (立ち上がり) | 1.8V ± 0.09V | 30.5 | ns | ||
低電圧デジタル入力からプッシュプル出力まで (立ち下がり) | 33.3 | ||||||
低電圧デジタル入力からプッシュプル出力まで (立ち上がり) | 3.3V ± 0.3V | 17.9 | |||||
低電圧デジタル入力からプッシュプル出力まで (立ち下がり) | 22.3 | ||||||
低電圧デジタル入力からプッシュプル出力まで (立ち上がり) | 5V ± 0.5V | 14.0 | |||||
低電圧デジタル入力からプッシュプル出力まで (立ち下がり) | 19.9 | ||||||
tpd | 遅延 | デジタル入力 (シュミット トリガなし) からオープン ドレイン NMOS 出力まで (立ち上がり) | 1.8V ± 0.09V | 50.6 | ns | ||
デジタル入力 (シュミット トリガなし) からオープン ドレイン NMOS 出力まで (立ち下がり) | 25.9 | ||||||
デジタル入力 (シュミット トリガなし) からオープン ドレイン NMOS 出力まで (立ち上がり) | 3.3V ± 0.3V | 21.6 | |||||
デジタル入力 (シュミット トリガなし) からオープン ドレイン NMOS 出力まで (立ち下がり) | 16.8 | ||||||
デジタル入力 (シュミット トリガなし) からオープン ドレイン NMOS 出力まで (立ち上がり) | 5V ± 0.5V | 14.2 | |||||
デジタル入力 (シュミット トリガなし) からオープン ドレイン NMOS 出力まで (立ち下がり) | 14.0 | ||||||
tpd | 遅延 | ピン (OE) からの出力イネーブル、ハイ インピーダンスから 1 まで (立ち上がり) | 1.8V ± 0.09V | 45.2 | ns | ||
1.8V ± 0.09V | 27.7 | ||||||
3.3V ± 0.3V | 22.7 | ||||||
tpd | 遅延 | ピン (OE) からの出力イネーブル、ハイ インピーダンスから 0 まで (立ち下がり) | 3.3V ± 0.3V | 43.2 | ns | ||
5V ± 0.5V | 20.6 | ||||||
5V ± 0.5V | 20.6 | ||||||
機能を設定可能なロジック | |||||||
tpd | 遅延 | 2 ビット LUT (立ち上がり) | 1.8V ± 0.09V | 1.14 | ns | ||
2 ビット LUT (立ち下がり) | 1.32 | ||||||
2 ビット LUT (立ち上がり) | 3.3V ± 0.3V | 1.14 | |||||
2 ビット LUT (立ち下がり) | 1.31 | ||||||
2 ビット LUT (立ち上がり) | 5V ± 0.5V | 1.16 | |||||
2 ビット LUT (立ち下がり) | 1.35 | ||||||
tpd | 遅延 | 3 ビット LUT (立ち上がり) | 1.8V ± 0.09V | 1.31 | ns | ||
3 ビット LUT (立ち下がり) | 1.53 | ||||||
3 ビット LUT (立ち上がり) | 3.3V ± 0.3V | 1.31 | |||||
3 ビット LUT (立ち下がり) | 1.53 | ||||||
3 ビット LUT (立ち上がり) | 5V ± 0.5V | 1.31 | |||||
3 ビット LUT (立ち下がり) | 1.53 | ||||||
tpd | 遅延 | 4 ビット LUT (立ち上がり) | 1.8V ± 0.09V | 1.53 | ns | ||
4 ビット LUT (立ち下がり) | 1.86 | ||||||
4 ビット LUT (立ち上がり) | 3.3V ± 0.3V | 1.53 | |||||
4 ビット LUT (立ち下がり) | 1.86 | ||||||
4 ビット LUT (立ち上がり) | 5V ± 0.5V | 1.53 | |||||
4 ビット LUT (立ち下がり) | 1.86 | ||||||
tpd | 遅延 | nRST/nSET 付きラッチ (立ち上がり) | 1.8V ± 0.09V | 1.58 | ns | ||
nRST/nSET 付きラッチ (立ち下がり) | 1.58 | ||||||
nRST/nSET 付きラッチ (立ち上がり) | 3.3V ± 0.3V | 1.58 | |||||
nRST/nSET 付きラッチ (立ち下がり) | 1.58 | ||||||
nRST/nSET 付きラッチ (立ち上がり) | 5V ± 0.5V | 1.58 | |||||
nRST/nSET 付きラッチ (立ち下がり) | 1.58 | ||||||
カウンタ / 遅延 | |||||||
tpd | 遅延 | CNT/DLY (立ち上がり) | 1.8V ± 0.09V | 2.21 | ns | ||
CNT/DLY (立ち下がり) | 2.01 | ||||||
CNT/DLY (立ち上がり) | 3.3V ± 0.3V | 2.21 | |||||
CNT/DLY (立ち下がり) | 2.01 | ||||||
CNT/DLY (立ち上がり) | 5V ± 0.5V | 2.21 | |||||
CNT/DLY (立ち下がり) | 2.01 | ||||||
発振器 | |||||||
ferr | 発振器の周波数誤差 | OSC0 25kHz | 1.8V ± 0.09V | -5 | 5 | % | |
3.3V ± 0.3V | -5 | 5 | |||||
5V ± 0.5V | -5 | 5 | |||||
ferr | 発振器の周波数誤差 | OSC0 2MHz | 1.8V ± 0.09V | -5 | 5 | % | |
3.3V ± 0.3V | -5 | 5 | |||||
5V ± 0.5V | -5 | 5 | |||||
td_osc | 発振器の起動遅延 | OSC0 25kHz (自動パワー オン) | 1.8V ± 0.09V | 32.7 | μs | ||
3.3V ± 0.3V | 33.1 | ||||||
5V ± 0.5V | 33.4 | ||||||
td_osc | 発振器の起動遅延 | OSC0 2MHz (自動パワー オン) | 1.8V ± 0.09V | 4.5 | μs | ||
3.3V ± 0.3V | 4.9 | ||||||
5V ± 0.5V | 5.2 | ||||||
tset_osc | 発振器の起動セトリング時間 | OSC0 25kHz (自動パワー オン) | 1.8V ± 0.09V | 1 | μs | ||
3.3V ± 0.3V | 1 | ||||||
5V ± 0.5V | 1 | ||||||
tset_osc | 発振器の起動セトリング時間 | OSC0 2MHz (自動パワー オン) | 1.8V ± 0.09V | 7 | μs | ||
3.3V ± 0.3V | 7 | ||||||
5V ± 0.5V | 7 | ||||||
td_err | 遅延誤差 | OSC (強制パワー オン) | 1.71V~5.5V | 0 | 1 | CLK サイクル | |
プログラマブル フィルタ | |||||||
tpflt_pw | パルス幅、1 セル | PFLT モード:(任意) エッジ検出、エッジ検出出力 | 1.8V ± 0.09V | 154.0 | ns | ||
3.3V ± 0.3V | 157.3 | ||||||
5V ± 0.5V | 158.7 | ||||||
パルス幅、2 セル | PFLT モード:(任意) エッジ検出、エッジ検出出力 | 1.8V ± 0.09V | 256.2 | ns | |||
3.3V ± 0.3V | 259.7 | ||||||
5V ± 0.5V | 260.8 | ||||||
パルス幅、3 セル | PFLT モード:(任意) エッジ検出、エッジ検出出力 | 1.8V ± 0.09V | 356.2 | ns | |||
3.3V ± 0.3V | 360.3 | ||||||
5V ± 0.5V | 361.5 | ||||||
パルス幅、4 セル | PFLT モード:(任意) エッジ検出、エッジ検出出力 | 1.8V ± 0.09V | 455.3 | ns | |||
3.3V ± 0.3V | 459.6 | ||||||
5V ± 0.5V | 461.4 | ||||||
tpflt_pd |
遅延、任意のセル | PFLT モード:(任意) エッジ検出、エッジ検出出力 | 1.8V ± 0.09V | 22.0 | ns | ||
3.3V ± 0.3V | 21.4 | ||||||
5V ± 0.5V | 21.3 | ||||||
tpflt_d | 遅延、1 セル | PFLT モード:両エッジ遅延 (共有マクロセル入力) | 1.8V ± 0.09V | 176.0 | ns | ||
3.3V ± 0.3V | 178.7 | ||||||
5V ± 0.5V | 180.0 | ||||||
遅延、2 セル | PFLT モード:両エッジ遅延 (共有マクロセル入力) | 1.8V ± 0.09V | 278.2 | ns | |||
3.3V ± 0.3V | 281.1 | ||||||
5V ± 0.5V | 282.1 | ||||||
遅延、3 セル | PFLT モード:両エッジ遅延 (共有マクロセル入力) | 1.8V ± 0.09V | 378.2 | ns | |||
3.3V ± 0.3V | 281.7 | ||||||
5V ± 0.5V | 382.8 | ||||||
遅延、4 セル | PFLT モード:両エッジ遅延 (共有マクロセル入力) | 1.8V ± 0.09V | 477.3 | ns | |||
3.3V ± 0.3V | 481.0 | ||||||
5V ± 0.5V | 482.7 |