TPLD801-Q1 は、組み合わせ論理、順序論理、アナログ ブロックを内蔵した多用途のプログラマブル ロジック IC を特長とするテキサス・インスツルメンツ プログラマブル ロジック デバイス (TPLD) ファミリのデバイスであり、一般的なシステム機能を実装するためのコンパクトな統合型低消費電力ソリューションを提供します。

TPLD801-Q1 は、デジタル入力、デジタル出力、デジタル入出力として構成できる 1 つの GPI と 5 つの GPIO を備えています。

TPLD801-Q1 は、内部マクロセルと I/O ピンの配線を構成するための相互接続システム (接続マルチプレクサとも呼びます) を備えています。各接続マルチプレクサの入力は、特定のデジタル マクロセルの出力 (デジタル I/O、ルックアップ テーブルなど) に配線で接続されています。接続マルチプレクサを使うと、各デジタル入力を 1 つの出力のみに接続できるため、バスの競合が発生しません。

TPLD801-Q1 は、次のマクロセルを備えています。

• 使用論理ブロック数を構成可能
  • 2 つの 2 ビット ルックアップ テーブル (LUT)
  • 2 つの 3 ビット LUT
  • 2 つの 2 ビット LUT または D タイプ フリップ フロップ (DFF) / ラッチ
  • 2 つの 3 ビット LUT または DFF / ラッチ (リセット / セット オプション付き)
  • 1 つの 3 ビット LUT またはパイプ遅延
  • 1 つの 4 ビット LUT または 8 ビット カウンタ (CNT) または遅延ジェネレータ (DLY)
• 3 つの 8 ビット CNT/DLY
• 1 つのプログラマブル グリッチ除去フィルタ (PFLT) またはエッジ検出器 (EDET)
• 25kHz または 2MHz のどちらかのクロックを生成するための 1 つの発振器 (OSC)

InterConnect Studio ソフトウェア環境を使うと、カスタム回路を設計し、マクロ セル、I/O ピン、相互接続を構成するためのシンプルなドラッグ アンド ドロップ インターフェイスを実現できます。InterConnect Studio は、回路の作成に加えて、設計の検証と消費電力の標準値の推定を行うため、デジタルおよびアナログ機能のシミュレーションを実行できます。回路設計が終了した時点で、InterConnect Studio は不揮発性メモリ内でその設計を一時的にエミュレートできます。または、ワンタイム プログラマブル (OTP) メモリに恒久的に書き込むことができます。OTP は、その内容を読み出せないようにロックできます。