用途を設定可能なこのロジック ブロックは、3 ビット LUT か D フリップ フロップまたはラッチ (セットまたはリセット付き) のどちらかとして機能できます。

図 7-5 3 ビット LUT または DFF / ラッチ (nRST/nSET 付き) のブロック図

LUT 機能を実装するために使用する場合、3 ビット LUT は接続マルチプレクサから 3 つの入力信号を取り込み、単一出力を生成します。その出力は接続マルチプレクサに戻ります。これらの LUT は、標準デジタル ロジック機能 (AND、NAND、OR、NOR、XOR、XNOR、INV) を含む任意の 3 入力ユーザー定義機能に構成できます。

表 7-11 に、3 ビット LUT の真理値表を示します。

出力機能を定義するため、各 3 ビット LUT は 8 ビット OTP を備えています。

シーケンシャル ロジック素子を実装するために使用する場合、接続マルチプレクサからの 3 つの入力信号は、フリップ フロップまたはラッチのデータ (D)、クロック (CLK)、リセット / セット (nRST/nSET) 入力に入力され、その出力は接続マルチプレクサに戻ります。このマクロセルは初期状態、クロック極性、リセット / セット極性、出力極性のパラメータを持っています。

D フリップ フロップ / ラッチの動作は、以下の機能説明に従います。

• クロック極性は設定可能であり、非反転 (CLKPOL = 0、CLK) または反転 (CLKPOL = 1、nCLK) に設定できます。
  • CLK を使った DFF：CLK は立ち上がりエッジでトリガされ、Q = D になります。それ以外の場合、Q は変化しません。
  • nCLK を使った DFF：CLK は立ち下がりエッジでトリガされ、Q = D になります。それ以外の場合、Q は変化しません。
  • CLK を使ったラッチ：CLK が Low になると、Q = D になります。それ以外の場合、Q は前の値のまま維持されます (CLK が High の場合、入力 D は出力に影響を与えません)。
  • nCLK を使ったラッチ：CLK が High になると、Q = D になります。それ以外の場合、Q は前の値のまま維持されます (CLK が Low の場合、入力 D は出力に影響を与えません)。
• これらの DFF / ラッチには、アクティブ Low のリセットまたはセットを選択する方法があります。
  • nRST：入力を High にすると、DFF / ラッチは通常動作に入り、入力を Low にすると、Q は 0 にリセットされます。
  • nSET：入力を High にすると、DFF / ラッチは通常動作に入り、入力を Low にすると、Q は 1 にセットされます。
• リセット / セットが不要な場合、この入力を V_CC またはその他の定電圧源に接続できます。
• 出力極性は設定可能であり、非反転 (Q) または反転 (nQ) に設定できます。

表 7-8 と表 7-9 に、それぞれ D フリップ フロップと D ラッチ (リセット / セット付き) の真理値表を示します。