JAJSVB7 September 2024 TPLD801-Q1
ADVANCE INFORMATION
7.3.3.5 3 ビット LUT またはパイプ遅延マクロセル
このマクロセルは 3 ビット LUT とパイプ遅延のどちらかとして機能できます。
図 7-6 3 ビット LUT またはパイプ遅延のブロック図LUT 機能を実装するために使用する場合、3 ビット LUT は接続マルチプレクサから 3 つの入力信号を取り込み、単一出力を生成します。その出力は接続マルチプレクサに戻ります。これらの LUT は、標準デジタル ロジック機能 (AND、NAND、OR、NOR、XOR、XNOR、INV) を含む任意の 3 入力ユーザー定義機能に構成できます。
表 7-11 に、3 ビット LUT の真理値表を示します。
| IN2 | IN1 | IN0 | OUT |
|---|---|---|---|
| 0 | 0 | 0 | ユーザー定義 |
| 0 | 0 | 1 | |
| 0 | 1 | 0 | |
| 0 | 1 | 1 | |
| 1 | 0 | 0 | |
| 1 | 0 | 1 | |
| 1 | 1 | 0 | |
| 1 | 1 | 1 |
出力機能を定義するため、各 3 ビット LUT は OTP 内に 8 つのビットを備えています。
パイプ遅延を実装するために使用する場合、接続マルチプレクサからの 3 つの入力信号は、フリップ フロップまたはラッチの遅延入力 (IN)、クロック (CLK)、リセット (nRST) 入力に入力され、2 つの出力は接続マルチプレクサに戻ります。このマクロ セルを使うと、ユーザーは出力ごとの遅延段数 (1～8) と OUT1 の出力極性を選択できます。
パイプ遅延は、8 つの DFF で構成された 8 段の遅延です。DFF セルは直列に接続され、各遅延セルの出力が隣の DFF セルに転送されます。マルチプレクサへの OUT0 および OUT1 出力の各組には、各パイプ遅延出力の遅延量の選択を制御するために使用される遅延出力点があります。
通常のパイプ遅延機能の場合、nRST 入力を High にする必要があります。nRST 入力が Low の場合、パイプ遅延マクロセルはリセット状態に入り、すべての出力は Low になります。
図 7-7 に、2 段の遅延を選択したパイプ遅延マクロセルの例を示します。
図 7-7 パイプ遅延マクロセルのタイミング例 (遅延 = 2)