JAJSVB7 September   2024 TPLD801-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1特長
  3. 2アプリケーション
  4. 3概要
  5. 4ピン構成および機能
  6. 5仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 電源電流特性
    7. 5.7 スイッチング特性
  7. 6パラメータ測定情報
  8. 7詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 I/O ピン
      2. 7.3.2 接続マルチプレクサ
      3. 7.3.3 使用論理ブロック数を構成可能
        1. 7.3.3.1 2 ビット LUT マクロセル
        2. 7.3.3.2 3 ビット LUT マクロセル
        3. 7.3.3.3 2 ビット LUT または D フリップ フロップ / ラッチ マクロセル
        4. 7.3.3.4 3 ビット LUT または D フリップ フロップ / ラッチ (セット / リセット付き) マクロセル
        5. 7.3.3.5 3 ビット LUT またはパイプ遅延マクロセル
        6. 7.3.3.6 4 ビット LUT または 8 ビット カウンタ / 遅延マクロセル
      4. 7.3.4 8 ビット カウンタ / 遅延ジェネレータ (CNT/DLY)
        1. 7.3.4.1 遅延モード
        2. 7.3.4.2 カウンタ モードのリセット
      5. 7.3.5 プログラム可能なグリッチ除去フィルタまたはエッジ検出器マクロセル
      6. 7.3.6 周波数選択可能発振器
    4. 7.4 デバイスの機能モード
      1. 7.4.1 パワーオン リセット
    5. 7.5 プログラミング
      1. 7.5.1 ワンタイム プログラマブル メモリ (OTP)
  9. 8改訂履歴
  10. 9メカニカル、パッケージ、および注文情報
    1. 9.1 付録：パッケージ オプション
    2. 9.2 テープおよびリール情報
    3. 9.3 メカニカル データ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

4 ピン構成および機能


TPLD801-Q1 DRL パッケージ、8 ピン SOT-5X3 (上面図)
図 4-1 DRL パッケージ、8 ピン SOT-5X3 (上面図)
表 4-1 ピンの機能
ピン説明
名称番号種類(1)

主な機能

2 次的な機能 (ある場合)

GPIO1

1

I/O汎用 I/O。

外部 OSC IN

GPIO2

2

I/O

汎用 I/O。
GPIO3

3

I/O出力イネーブル (OE) 付きの汎用 I/O。(3)
GND

4

Pグランド。
GPIO4

5

I/O汎用 I/O。
GPIO5

6

I/O汎用 I/O。
GPI

7

I

汎用入力。(2)

VCC

8

P正電源。
(1) P = 電源、I/O = 入出力、I = 入力
(2) 汎用入力 (GPI) ピンはプログラミングの中の高電圧 (VPP) に耐えます。イン システム プログラミングを実行する場合、このピンに接続されたペリフェラルに特に注意を払います。
(3) 出力イネーブル (OE) 接続は、接続マルチプレクサを介して利用でき、InterConnect Studioで構成できます。