JAJSVB7 September   2024 TPLD801-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1特長
  3. 2アプリケーション
  4. 3概要
  5. 4ピン構成および機能
  6. 5仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 電源電流特性
    7. 5.7 スイッチング特性
  7. 6パラメータ測定情報
  8. 7詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 I/O ピン
      2. 7.3.2 接続マルチプレクサ
      3. 7.3.3 使用論理ブロック数を構成可能
        1. 7.3.3.1 2 ビット LUT マクロセル
        2. 7.3.3.2 3 ビット LUT マクロセル
        3. 7.3.3.3 2 ビット LUT または D フリップ フロップ / ラッチ マクロセル
        4. 7.3.3.4 3 ビット LUT または D フリップ フロップ / ラッチ (セット / リセット付き) マクロセル
        5. 7.3.3.5 3 ビット LUT またはパイプ遅延マクロセル
        6. 7.3.3.6 4 ビット LUT または 8 ビット カウンタ / 遅延マクロセル
      4. 7.3.4 8 ビット カウンタ / 遅延ジェネレータ (CNT/DLY)
        1. 7.3.4.1 遅延モード
        2. 7.3.4.2 カウンタ モードのリセット
      5. 7.3.5 プログラム可能なグリッチ除去フィルタまたはエッジ検出器マクロセル
      6. 7.3.6 周波数選択可能発振器
    4. 7.4 デバイスの機能モード
      1. 7.4.1 パワーオン リセット
    5. 7.5 プログラミング
      1. 7.5.1 ワンタイム プログラマブル メモリ (OTP)
  9. 8改訂履歴
  10. 9メカニカル、パッケージ、および注文情報
    1. 9.1 付録：パッケージ オプション
    2. 9.2 テープおよびリール情報
    3. 9.3 メカニカル データ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

7.3.1 I/O ピン

TPLD801-Q1 には 1 つの入力と 5 つのマルチファンクション I/O ピンがあります。GPIO ピンは、ユーザー定義の入力、出力、または特殊機能のいずれかとして使用できます。

入力モード：ピンを入力として構成する場合、以下のオプションを使用できます。

  • シュミット トリガなしのデジタル入力
  • シュミット トリガ付きデジタル入力
  • 低電圧デジタル入力

低電圧デジタル入力は、シュミット トリガなしのデジタル入力よりも VIH/VIL の仕様が低くなります。これにより、低電圧デジタル入力 VIH および VIL 仕様を満たす VCC より低い任意の電圧ドメインからの昇圧変換が可能です。以下のピンには、特別な機能を持つオプションもあります。

  • IO1：外部クロック入力

出力モード：ピンを出力として構成する場合、ドライブ強度をプログラム可能な以下のオプションを利用できます。

  • 1x プッシュ プル出力
  • 2x プッシュ プル出力
  • 1x オープン ドレイン NMOS 出力
  • 2x オープン ドレイン NMOS 出力
  • 1x オープン ドレイン PMOS 出力
  • 2x オープン ドレイン PMOS 出力
プルアップ / プルダウン抵抗：すべての I/O ピンには、ピン構造に接続できるユーザー選択可能な抵抗のオプションがあります。これらの抵抗で選択可能な値は、10kΩ、100kΩ、1MΩ です。内部抵抗は、プルアップまたはプルダウンとして構成できます。InterConnect Studio での設計時には、設計で未使用のままになっているピンはすべて、デフォルトで 1MΩ のプルダウンを使用して構成されます。さらに、パワーオン イベントの後、パワーオン リセット シーケンスが完了するまで、すべてのポートがハイ インピーダンス状態になります。

表 7-1 ピン構成オプション

GPIO

IO の選択OEIO オプション抵抗抵抗値 (Ω)
IN0使用されていないピン——プルダウン1M
デジタル入力0シュミット トリガなしのデジタル入力
シュミット トリガ付きのデジタル入力
低電圧デジタル入力		フローティング—
プルダウン10k
100k
1M
注：GPI/IN0 には、電源オン時にチップをリセットするオプションもあります。POR とは異なり、外部リセットは GPI、LUT、DLY、OSC、DFF、ラッチ、パイプ遅延、マトリクス、GPO にのみ影響します。NVM は以前の状態のままです。
外部リセットは、「ディスエーブル」、「レベル センシティブ」、または「エッジ トリガ」のいずれかを選択できます。
「レベル センシティブ」が選択されている場合、入力が High のとき、デバイスはリセット モードになり、すべての内部デバイスがリセットされます。このピンが Low になると、デバイスはリセット パワーオン シーケンスを開始します。
「エッジ トリガ」を選択すると、エッジ検出器を立ち上がりエッジまたは立ち下がりエッジに構成でき、GPI/IN0 のエッジはデバイスをリセットし、リセット電源オン シーケンスを開始します。
IO1、IO2、IO4、IO5使用されていないピン——プルダウン1M
デジタル入力0シュミット トリガなしのデジタル入力
シュミット トリガ付きのデジタル入力
低電圧デジタル入力		フローティング—
プルアップ10k
100k
1M
プルダウン10k
100k
1M
デジタル出力1プッシュ プル (1X、2X)フローティング—
オープン ドレイン NMOS (1X、2X)
オープン ドレイン PMOS (1X、2X)		フローティング—
プルアップ10k
100k
1M
プルダウン10k
100k
1M
デジタル入出力1オープン ドレイン NMOS (1X、2X)フローティング—
プルアップ10k
100k
1M
プルダウン10k
100k
1M
IO3使用されていないピン——プルダウン1M
デジタル入力

0

シュミット トリガなしのデジタル入力
シュミット トリガ付きのデジタル入力
低電圧デジタル入力		フローティング—
プルアップ10k
100k
1M
プルダウン10k
100k
1M
デジタル出力

1/0

プッシュ プル (1X, 2X)フローティング—
オープン ドレイン NMOS (1X、2X)
3 ステート出力 (1X、2X)		フローティング—
プルアップ10k
100k
1M
プルダウン10k
100k
1M
デジタル入出力0シュミット トリガなしのデジタル入力
シュミット トリガ付きのデジタル入力
低電圧デジタル入力		フローティング—
プルアップ10k
100k
1M
プルダウン10k
100k
1M
1プッシュプル (1X、2X)
オープン ドレイン NMOS (1X、2X)		上記と共有