JAJSVB7 September   2024 TPLD801-Q1

ADVANCE INFORMATION  

  1.   1
  2. 1特長
  3. 2アプリケーション
  4. 3概要
  5. 4ピン構成および機能
  6. 5仕様
    1. 5.1 絶対最大定格
    2. 5.2 ESD 定格
    3. 5.3 推奨動作条件
    4. 5.4 熱に関する情報
    5. 5.5 電気的特性
    6. 5.6 電源電流特性
    7. 5.7 スイッチング特性
  7. 6パラメータ測定情報
  8. 7詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 I/O ピン
      2. 7.3.2 接続マルチプレクサ
      3. 7.3.3 使用論理ブロック数を構成可能
        1. 7.3.3.1 2 ビット LUT マクロセル
        2. 7.3.3.2 3 ビット LUT マクロセル
        3. 7.3.3.3 2 ビット LUT または D フリップ フロップ / ラッチ マクロセル
        4. 7.3.3.4 3 ビット LUT または D フリップ フロップ / ラッチ (セット / リセット付き) マクロセル
        5. 7.3.3.5 3 ビット LUT またはパイプ遅延マクロセル
        6. 7.3.3.6 4 ビット LUT または 8 ビット カウンタ / 遅延マクロセル
      4. 7.3.4 8 ビット カウンタ / 遅延ジェネレータ (CNT/DLY)
        1. 7.3.4.1 遅延モード
        2. 7.3.4.2 カウンタ モードのリセット
      5. 7.3.5 プログラム可能なグリッチ除去フィルタまたはエッジ検出器マクロセル
      6. 7.3.6 周波数選択可能発振器
    4. 7.4 デバイスの機能モード
      1. 7.4.1 パワーオン リセット
    5. 7.5 プログラミング
      1. 7.5.1 ワンタイム プログラマブル メモリ (OTP)
  9. 8改訂履歴
  10. 9メカニカル、パッケージ、および注文情報
    1. 9.1 付録：パッケージ オプション
    2. 9.2 テープおよびリール情報
    3. 9.3 メカニカル データ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5.7 スイッチング特性

自由気流での動作温度範囲内 (特に記述のない限り)
パラメータ VCC 最小値 標準値 最大値 単位
デジタル IO
tpd 遅延 デジタル入力 (シュミット トリガなし) からプッシュプル出力 (立ち上がり) まで 1.8V ± 0.15V 46.9 ns
デジタル入力 (シュミット トリガなし) からプッシュプル出力 (立ち下がり) まで 39.5
デジタル入力 (シュミット トリガなし) からプッシュプル出力 (立ち上がり) まで 3.3V ± 0.3V 27.3
デジタル入力 (シュミット トリガなし) からプッシュプル出力 (立ち下がり) まで 26.4
デジタル入力 (シュミット トリガなし) からプッシュプル出力 (立ち上がり) まで 5V ± 0.5V 22.3
デジタル入力 (シュミット トリガなし) からプッシュプル出力 (立ち下がり) まで 22.5
tpd 遅延 デジタル入力 (シュミット トリガ付き) からプッシュプル出力 (立ち上がり) まで 1.8V ± 0.15V 50.8 ns
デジタル入力 (シュミット トリガ付き) からプッシュプル出力 (立ち下がり) まで 42.2
デジタル入力 (シュミット トリガ付き) からプッシュプル出力 (立ち上がり) まで 3.3V ± 0.3V 29.7
デジタル入力 (シュミット トリガ付き) からプッシュプル出力 (立ち下がり) まで 27.2
デジタル入力 (シュミット トリガ付き) からプッシュプル出力 (立ち上がり) まで 5V ± 0.5V 24.2
デジタル入力 (シュミット トリガ付き) からプッシュプル出力 (立ち下がり) まで 22.8
tpd 遅延 低電圧デジタル入力からプッシュプル出力 (立ち上がり) まで 1.8V ± 0.15V 45.6 ns
低電圧デジタル入力からプッシュプル出力 (立ち下がり) まで 49.5
低電圧デジタル入力からプッシュプル出力 (立ち上がり) まで 3.3V ± 0.3V 25.4
低電圧デジタル入力からプッシュプル出力 (立ち下がり) まで 33.0
低電圧デジタル入力からプッシュプル出力 (立ち上がり) まで 5V ± 0.5V 19.6
低電圧デジタル入力からプッシュプル出力 (立ち下がり) まで 31.5
tpd 遅延 デジタル入力 (シュミット トリガなし) からオープン ドレイン NMOS 出力 (立ち上がり) まで 1.8V ± 0.15V 57.0 ns
デジタル入力 (シュミット トリガなし) からオープン ドレイン NMOS 出力 (立ち下がり) まで 39.3
デジタル入力 (シュミット トリガなし) からオープン ドレイン NMOS 出力 (立ち上がり) まで 3.3V ± 0.3V 47.8
デジタル入力 (シュミット トリガなし) からオープン ドレイン NMOS 出力 (立ち下がり) まで 26.2
デジタル入力 (シュミット トリガなし) からオープン ドレイン NMOS 出力 (立ち上がり) まで 5V ± 0.5V 38.2
デジタル入力 (シュミット トリガなし) からオープン ドレイン NMOS 出力 (立ち下がり) まで 22.3
tpd 遅延 ピンからの出力イネーブル、OE、ハイ インピーダンスから 1 まで (立ち上がり) 1.8V ± 0.15V 45.9 ns
3.3V ± 0.3V 27.3
5V ± 0.5V 22.4
tpd 遅延 ピンからの出力イネーブル、OE、ハイ インピーダンスから 0 まで (立ち下がり) 1.8V ± 0.15V 41.1 ns
3.3V ± 0.3V 24.5
5V ± 0.5V 19.6
構成可能な使用ロジック
tpd 遅延 2 ビット LUT (立ち上がり) 1.8V ± 0.15V 1.16 ns
2 ビット LUT (立ち下がり) 1.31
2 ビット LUT (立ち上がり) 3.3V ± 0.3V 1.16
2 ビット LUT (立ち下がり) 1.31
2 ビット LUT (立ち上がり) 5V ± 0.5V 1.16
2 ビット LUT (立ち下がり) 1.31
tpd 遅延 3 ビット LUT (立ち上がり) 1.8V ± 0.15V 1.04 ns
3 ビット LUT (立ち下がり) 1.26
3 ビット LUT (立ち上がり) 3.3V ± 0.3V 1.04
3 ビット LUT (立ち下がり) 1.26
3 ビット LUT (立ち上がり) 5V ± 0.5V 1.04
3 ビット LUT (立ち下がり) 1.26
tpd 遅延 4 ビット LUT (立ち上がり) 1.8V ± 0.15V 1.62 ns
4 ビット LUT (立ち下がり) 1.99
4 ビット LUT (立ち上がり) 3.3V ± 0.3V 1.62
4 ビット LUT (立ち下がり) 1.99
4 ビット LUT (立ち上がり) 5V ± 0.5V 1.62
4 ビット LUT (立ち下がり) 1.99
tpd 遅延 ラッチ (立ち上がり) 1.8V ± 0.15V 1.32 ns
ラッチ (立ち下がり) 1.34
ラッチ (立ち上がり) 3.3V ± 0.3V 1.32
ラッチ (立ち下がり) 1.34
ラッチ (立ち上がり) 5V ± 0.5V 1.32
ラッチ (立ち下がり) 1.34
tpd 遅延 nRST/nSET をラッチ (立ち上がり) 1.8V ± 0.15V 1.43 ns
nRST/nSET をラッチ (立ち下がり) 1.46
nRST/nSet をラッチ (立ち上がり) 3.3V ± 0.3V 1.43
nRST/nSET をラッチ (立ち下がり) 1.46
nRST/nSet をラッチ (立ち上がり) 5V ± 0.5V 1.43
nRST/nSET をラッチ (立ち下がり) 1.46
カウンタ / 遅延
tpd 遅延 CNT/DLY (立ち上がり) 1.8V ± 0.15V 2.61 ns
CNT/DLY (立ち下がり) 2.59
CNT/DLY (立ち上がり) 3.3V ± 0.3V 2.61
CNT/DLY (立ち下がり) 2.59
CNT/DLY (立ち上がり) 5V ± 0.5V 2.61
CNT/DLY (立ち下がり) 2.59
発振器
ferr 発振器の周波数誤差 OSC0 25kHz 1.8V ± 0.15V -5 5 %
3.3V ± 0.3V -5 5
5V ± 0.5V -5 5
ferr 発振器の周波数誤差 OSC0 2MHz 1.8V ± 0.15V -5 5 %
3.3V ± 0.3V -5 5
5V ± 0.5V -5 5
td_osc 発振器のスタートアップ遅延 OSC0 25kHz (自動パワー オン) 1.8V ± 0.15V 14.3 μs
3.3V ± 0.3V 14.2
5V ± 0.5V 14.1
td_osc 発振器のスタートアップ遅延 OSC0 2 MHz (自動パワー オン) 1.8V ± 0.15V 6.24 μs
3.3V ± 0.3V 6.43
5V ± 0.5V 6.64
tset_osc 発振器のスタートアップ セトリング時間 OSC0 25kHz (自動パワー オン) 1.8V ± 0.15V 1 μs
3.3V ± 0.3V 1
5V ± 0.5V 1
tset_osc 発振器のスタートアップ セトリング時間 OSC0 2 MHz (自動パワー オン) 1.8V ± 0.15V 7 μs
3.3V ± 0.3V 7
5V ± 0.5V 7
td_err 遅延誤差 OSC (強制パワー オン) 1.65V～5.5V 0 1 CLK サイクル
プログラム可能なフィルタ
tpflt_pw パルス幅、1 セル PFLT モード：(任意) エッジ検出、エッジ検出出力 1.8V ± 0.15V 138.0 ns
3.3V ± 0.3V 141.3
5V ± 0.5V 141.7
tpflt_pw パルス幅、2 セル PFLT モード：(任意) エッジ検出、エッジ検出出力 1.8V ± 0.15V 232.6 ns
3.3V ± 0.3V 236.0
5V ± 0.5V 236.5
tpflt_pw パルス幅、3 セル PFLT モード：(任意) エッジ検出、エッジ検出出力 1.8V ± 0.15V 326.8 ns
3.3V ± 0.3V 330.5
5V ± 0.5V 330.9
tpflt_pw パルス幅、4 セル PFLT モード：(任意) エッジ検出、エッジ検出出力 1.8V ± 0.15V 420.9 ns
3.3V ± 0.3V 424.7
5V ± 0.5V 425.0
tpflt_pd
 遅延、任意のセル PFLT モード：(任意) エッジ検出、エッジ検出出力 1.8V ± 0.15V 67.4 ns
3.3V ± 0.3V 48.7
5V ± 0.5V 43.7
tpflt_d 遅延、1 セル PFLT モード：両エッジ遅延 (共有マクロセル入力) 1.8V ± 0.15V 208.4 ns
3.3V ± 0.3V 191.5
5V ± 0.5V 186.9
tpflt_d 遅延、2 セル PFLT モード：両エッジ遅延 (共有マクロセル入力) 1.8V ± 0.15V 303.3 ns
3.3V ± 0.3V 286.3
5V ± 0.5V 281.5
tpflt_d 遅延、3 セル PFLT モード：両エッジ遅延 (共有マクロセル入力) 1.8V ± 0.15V 397.7 ns
3.3V ± 0.3V 380.6
5V ± 0.5V 375.9
tpflt_d 遅延、4 セル PFLT モード：両エッジ遅延 (共有マクロセル入力) 1.8V ± 0.15V 491.9 ns
3.3V ± 0.3V 474.6
5V ± 0.5V 469.8