JAJSM87A november 2022 – june 2023 TPS35-Q1
PRODUCTION DATA
8.3.4 RESET および WDO 出力
TPS35-Q1 デバイスは、RESET ピンのみ、または RESET ピンと独立した WDO 出力ピンを備えています。出力の構成は、選択したピン配置バリアントによります。RESET 出力のみを持つピン配置の場合、VDD 電圧が監視対象のスレッショルドを下回るか、MR ピンの電圧がスレッショルドを下回るか、ウォッチドッグ・タイマのエラーが検出されると、RESET 出力がアサートされます。独立した RESET と WDO 出力ピンを持つピン配置の場合、VDD 電圧が監視対象のスレッショルドを下回るか、MR ピンの電圧がスレッショルドを下回ると、RESET 出力がアサートされます。WDO 出力は、ウォッチドッグ・タイマのエラーが検出されたときのみアサートされます。RESET エラーは、WDO エラーよりも優先度が高くなっています。WDO がアサートされているときに RESET がアサートされると、RESET ピンがデアサートされてスタートアップ遅延フレームが終了するまで、WDO ピンがデアサートされ、ウォッチドッグがディセーブルになります。
上記の関連イベントが検出されると、出力が tD の間アサートされます。tD の時間は、CRST ピンと GND の間にコンデンサを接続することでプログラムできます。または、注文可能な部品番号で選択された期間 tD がアサートされます。利用可能なオプションについては、セクション 5 セクションを参照してください。
式 2 に、コンデンサ値と tD の期間との関係を示します。容量が推奨動作範囲を満たしていることを確認してください。容量が推奨範囲外の場合、デバイスの誤動作につながる可能性があります。
TPS35-Q1 には、ラッチ付き出力のオプションも備えています。ラッチ付き出力を備えた注文可能な部品番号では、デバイスの電源を切って再投入するか、エラー状態を解消するまで、出力がアサート状態に保持されます。電圧スーパーバイザの低電圧検出により出力がラッチされた場合、VDD 電圧が VIT- + VHYS レベルを上回ると、出力ラッチが解除されます。MR ピンの電圧が低くなったために出力がラッチされた場合、MR ピンの電圧が 0.7 x VDD レベルを上回ると、出力ラッチが解除されます。ウォッチドッグ・タイマのエラーが原因で出力がラッチされた場合、WDI で負のエッジが検出されたとき、またはデバイスがシャットダウンされて再度電源が投入されたときに、出力ラッチが解除されます。図 8-13 に、ラッチ付き出力構成でのデバイスのタイミング動作を示します。
図 8-13 出力ラッチのタイミング動作