JAJSCA8
June 2016
TPS51200-EP
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
4
改訂履歴
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Sink and Source Regulator (VO Pin)
7.3.2
Reference Input (REFIN Pin)
7.3.3
Reference Output (REFOUT Pin)
7.3.4
Soft-Start Sequencing
7.3.5
Enable Control (EN Pin)
7.3.6
Powergood Function (PGOOD Pin)
7.3.7
Current Protection (VO Pin)
7.3.8
UVLO Protection (VIN Pin)
7.3.9
Thermal Shutdown
7.3.10
Tracking Start-up and Shutdown
7.4
Device Functional Modes
7.4.1
Low-Input Voltage Applications
7.4.2
S3 and Pseudo-S5 Support
8
Application and Implementation
8.1
Application Information
8.2
Typical VTT DIMM Applications
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
Input Voltage Capacitor
8.2.2.2
VLDO Input Capacitor
8.2.2.3
Output Capacitor
8.2.2.4
Output Tolerance Consideration for VTT DIMM Applications
8.2.3
Application Curves
8.3
System Examples
8.3.1
3.3-VIN, DDR2 Configuration
8.3.2
2.5-VIN, DDR3 Configuration
8.3.3
3.3-VIN, LP DDR3 or DDR4 Configuration
8.3.4
3.3-VIN, DDR3 Tracking Configuration
8.3.5
3.3-VIN, LDO Configuration
8.3.6
3.3-VIN, DDR3 Configuration with LFP
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.2
Layout Example
10.3
Thermal Design Considerations
11
デバイスおよびドキュメントのサポート
11.1
デバイス・サポート
11.1.1
デベロッパー・ネットワークの製品に関する免責事項
11.1.2
開発サポート
11.1.2.1
評価モジュール
11.1.2.2
SPICEモデル
11.2
ドキュメントのサポート
11.2.1
関連資料
11.3
ドキュメントの更新通知を受け取る方法
11.4
コミュニティ・リソース
11.5
商標
11.6
静電気放電に関する注意事項
11.7
Glossary
12
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DRC|10
MPDS117L
サーマルパッド・メカニカル・データ
DRC|10
QFND013N
発注情報
jajsca8_oa
4 改訂履歴
日付
改訂内容
注
2016年6月
*
初版