JAJSOQ8 December   2022 TPS536C5

PRODUCTION DATA  

  1. 1特長
  2. 2アプリケーション
  3. 3概要
  4. 4Revision History
  5. 5Device and Documentation Support
    1. 5.1 Documentation Support
      1. 5.1.1 Related Documentation
    2. 5.2 Receiving Notification of Documentation Updates
    3. 5.3 サポート・リソース
    4. 5.4 Trademarks
    5. 5.5 Electrostatic Discharge Caution
    6. 5.6 Glossary
  6. 6Mechanical, Packaging, and Orderable Information
    1. 6.1 Tape and Reel Information

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

概要

TPS536C5 は、デュアル・チャネル、内蔵不揮発性メモリ (NVM)、PMBus™ インターフェイスを備えた、AMD SVI3 完全準拠の降圧コントローラであり、TI NexFET™ スマート電力段と完全に互換性があります。アンダーシュート低減機能 (USR) を備えた D-CAP+™ アーキテクチャなどの高度な制御機能により、高速過渡応答、低出力容量、良好な電流共有を実現します。また、新しい位相インターリーブ方式と動的な位相シェディングにより、さまざまな負荷で効率が向上します。VCORE のスルーレートと電圧ポジショニングの可変制御により、AMD SVI3 の機能はさらに強化されます。さらに、PMBus 通信インターフェイスをサポートしているため、電圧、電流、電力、温度、フォルト状態の遠隔測定レポートをシステムに送信できます。プログラム可能なパラメータは、いずれも PMBus インターフェイスを介して設定し、新しいデフォルト値として NVM に保存できるため、外付け部品点数を最小限に抑えることができます。

TPS536C5 デバイスは、放熱特性に優れた 48 ピン QFN パッケージで供給され、–40°C~125°Cの温度範囲で仕様が規定されています。

製品情報
部品番号 (1) パッケージ 本体サイズ (公称)
TPS536C5 QFN (48) 6.00 × 6.00 mm
利用可能なパッケージについては、このデータシートの末尾にある注文情報を参照してください。