JAJSLN5B
May 2012 – April 2021
TPS54525
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
Revision History
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
PWM Operation
7.3.2
PWM Frequency and Adaptive On-Time Control
7.3.3
Soft Start and Pre-Biased Soft Start
7.3.4
Power Good
7.3.5
VREG5
7.3.6
Output Discharge Control
7.3.7
Current Protection
7.3.8
Over/Under Voltage Protection
7.3.9
UVLO Protection
7.3.10
Thermal Shutdown
7.4
Device Functional Modes
7.4.1
Forced CCM Mode
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
Step By Step Design Procedure
8.2.2.2
Output Voltage Resistors Selection
8.2.2.3
Output Filter Selection
8.2.2.4
Input Capacitor Selection
8.2.2.5
Bootstrap Capacitor Selection
8.2.2.6
VREG5 Capacitor Selection
8.2.3
Application Curves
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.2
Layout Guidelines
10.2.1
Thermal Considerations
11
Device and Documentation Support
11.1
Device Support
11.1.1
Third-Party Products Disclaimer
11.2
Receiving Notification of Documentation Updates
11.3
サポート・リソース
11.4
Trademarks
11.5
静電気放電に関する注意事項
11.6
用語集
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
PWP|14
MPDS370A
サーマルパッド・メカニカル・データ
PWP|14
PPTD022AA
発注情報
jajsln5b_oa
jajsln5b_pm
1
特長
高速過渡応答を可能にする
D-CAP2™
モード
低出力リップルで、出力セラミック・コンデンサが使用可能
広い V
IN
入力電圧範囲:4.5V~18V
出力電圧範囲:0.76V~5.5V
低デューティ・サイクルのアプリケーション
に対して最適化された高効率の内蔵 FET
– 63mΩ (ハイサイド) および 33mΩ (ローサイド)
高効率、シャットダウン時 10μA 未満
高い初期バンドギャップ・リファレンス精度
調整可能なソフト・スタート
プリバイアス印加のソフト・スタート
スイッチング周波数 (f
SW
):650kHz
サイクル単位の過電流制限
パワー・グッド出力