JAJSEX9A
July 2011 – March 2018
TPS61256A
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
最小のソリューション・サイズのアプリケーション
効率と負荷電流との関係
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Typical Characteristics
7
Parameter Measurement Information
8
Detailed Description
8.1
Overview
8.2
Softstart
8.3
Undervoltage Lockout
8.4
Thermal Regulation
8.5
Thermal Shutdown
8.6
Functional Block Diagram
8.7
Feature Description
8.7.1
Power-Save Mode
8.7.2
Current Limit Operation
8.7.3
Enable
8.7.4
Load Disconnect And Reverse Current Protection
8.8
Device Functional Modes
8.8.1
Load Disconnect And Reverse Current Protection
8.8.2
Softstart
8.8.3
Undervoltage Lockout
8.8.4
Thermal Regulation
8.8.5
Thermal Shutdown
9
Application and Implementation
9.1
Application Information
9.2
Typical Application
9.2.1
Design Requirements
9.2.2
Detailed Design Procedure
9.2.2.1
Inductor Selection
9.2.2.1.1
High-frequency Converter Applications
9.2.2.2
Output Capacitor
9.2.2.3
Input Capacitor
9.2.2.4
Checking Loop Stability
9.2.3
Application Curves
10
Power Supply Recommendations
11
Layout
11.1
Layout Guidelines
11.2
Layout Example
11.3
Thermal Information
12
Package Summary
12.1
Package Dimensions
13
デバイスおよびドキュメントのサポート
13.1
デバイス・サポート
13.1.1
デベロッパー・ネットワークの製品に関する免責事項
13.2
ドキュメントの更新通知を受け取る方法
13.3
コミュニティ・リソース
13.4
商標
13.5
静電気放電に関する注意事項
13.6
Glossary
14
メカニカル、パッケージ、および注文情報
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
YFF|9
サーマルパッド・メカニカル・データ
発注情報
jajsex9a_oa
jajsex9a_pm
12
Package Summary
CHIP SCALE PACKAGE
(BOTTOM VIEW)
CHIP SCALE PACKAGE
(TOP VIEW)
Code:
YM - 2 digit date code
S - assembly site code
CC - chip code (see ordering table)
LLLL - lot trace code