JAJSJS5B March   2021  – April 2024 TPS628501 , TPS628502 , TPS628503

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Device Comparison Table
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Typical Characteristics
  8. 7 Parameter Measurement Information
    1. 7.1 Schematic
  9. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Precise Enable (EN)
      2. 8.3.2 COMP/FSET
      3. 8.3.3 MODE / SYNC
      4. 8.3.4 Spread Spectrum Clocking (SSC)
      5. 8.3.5 Undervoltage Lockout (UVLO)
      6. 8.3.6 Power Good Output (PG)
      7. 8.3.7 Thermal Shutdown
    4. 8.4 Device Functional Modes
      1. 8.4.1 Pulse Width Modulation (PWM) Operation
      2. 8.4.2 Power Save Mode Operation (PWM/PFM)
      3. 8.4.3 100% Duty-Cycle Operation
      4. 8.4.4 Current Limit and Short Circuit Protection
      5. 8.4.5 Foldback Current Limit and Short Circuit Protection
      6. 8.4.6 Output Discharge
      7. 8.4.7 Soft Start
      8. 8.4.8 Input Overvoltage Protection
  10. 9 Application and Implementation
    1. 9.1 Application Information
      1. 9.1.1 Programming the Output Voltage
      2. 9.1.2 Inductor Selection
      3. 9.1.3 Capacitor Selection
        1. 9.1.3.1 Input Capacitor
        2. 9.1.3.2 Output Capacitor
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
      3. 9.2.3 Application Curves
    3. 9.3 System Examples
      1. 9.3.1 Synchronizing to an External Clock
    4. 9.4 Power Supply Recommendations
    5. 9.5 Layout
      1. 9.5.1 Layout Guidelines
      2. 9.5.2 Layout Example
  11. 10Device and Documentation Support
    1. 10.1 Device Support
      1. 10.1.1 サード・パーティ製品に関する免責事項
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 Trademarks
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11Revision History
  13. 12Mechanical, Packaging, and Orderable Information

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

3 概要

TPS62850x はピン互換で 1A、2A (連続) および 3A (ピーク) の高効率で使いやすい同期整流降圧 DC/DC コンバータ ファミリです。これらのデバイスは、ピーク電流モード制御方式に基づいています。低抵抗のスイッチにより、連続で最大 2A、ピークでは 3A の出力電流を供給できます。スイッチング周波数は 1.8MHz～4MHz の範囲で外部から変更でき、同じ周波数範囲の外部クロックと同期することもできます。PWM および PFM モードでは、TPS62850x は負荷が軽いときに自動的にパワーセーブ モードへ移行するため、負荷範囲全体にわたって高い効率が維持されます。TPS62850x は PWM モードで 1% の出力電圧精度を実現できるため、出力電圧精度が高い電源を設計するのに適しており、デジタル プロセッサと FPGA の厳しい電源電圧要件を満たすことができます。

TPS62850x は 8 ピン、1.60mm × 2.10mm の SOT583 パッケージで供給されます。

パッケージ情報
部品番号 パッケージ (1) パッケージ サイズ(2)
TPS62850x DRL (SOT583、8) 1.60mm × 2.10mm
(1) 詳細については、セクション 12 を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
製品情報
部品番号 (1) 出力電流 出力電圧
TPS628501DRLR 1A 可変
1.8V 固定
TPS628502DRLR 2A 可変
TPS628502ADRLR 1.2V 固定
TPS628502MDRLR 1.8V 固定
TPS628503DRLR 3A 可変
(1) 「製品比較」表を参照してください。セクション 4
GUID-20200923-CA0I-5J4H-CKNS-KTXQSSRWHPVT-low.gif概略回路図
GUID-20210228-CA0I-D5XL-LHG9-LBSBPCDWQW3N-low.gif効率と IOUT の関係、VOUT = 3.3V