JAJSGJ5E
November 2014 – February 2021
TPS65218
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
3.1
概略回路図
4
Revision History
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Timing Requirements
6.7
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Wake-Up and Power-Up and Power-Down Sequencing
7.3.1.1
Power-Up Sequencing
7.3.1.2
Power-Down Sequencing
7.3.1.3
Strobe 1 and Strobe 2
7.3.1.4
Supply Voltage Supervisor and Power-Good (PGOOD)
7.3.1.5
Backup Supply Power-Good (PGOOD_BU)
7.3.1.6
Internal LDO (INT_LDO)
7.3.1.7
Current Limited Load Switches
7.3.1.7.1
Load Switch 1 (LS1)
7.3.1.7.2
Load Switch 2 (LS2)
7.3.1.7.3
Load Switch 3 (LS3)
7.3.1.8
LDO1
7.3.1.9
Coin Cell Battery Voltage Acquisition
7.3.1.10
UVLO
7.3.1.11
Power-Fail Comparator
7.3.1.12
Battery-Backup Supply Power-Path
7.3.1.13
DCDC3 and DCDC4 Power-Up Default Selection
7.3.1.14
I/O Configuration
7.3.1.14.1
Configuring GPO2 as Open-Drain Output
7.3.1.14.2
Using GPIO3 as Reset Signal to DCDC1 and DCDC2
7.3.1.15
Push Button Input (PB)
7.3.1.15.1
Signaling PB-Low Event on the nWAKEUP Pin
7.3.1.15.2
Push Button Reset
7.3.1.16
AC_DET Input (AC_DET)
7.3.1.17
Interrupt Pin (INT)
7.3.1.18
I2C Bus Operation
7.4
Device Functional Modes
7.4.1
Modes of Operation
7.4.2
OFF
7.4.3
ACTIVE
7.4.4
SUSPEND
7.4.5
RESET
7.5
Register Maps
8
Application and Implementation
8.1
Application Information
8.1.1
Applications Without Backup Battery
8.1.2
Applications Without Battery Backup Supplies
8.2
Typical Application
8.2.1
Detailed Design Procedure
8.2.1.1
Output Filter Design
8.2.1.2
Inductor Selection for Buck Converters
8.2.1.3
Output Capacitor Selection
8.2.2
Application Curves
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.2
Layout Example
11
Device and Documentation Support
11.1
Documentation Support
11.1.1
Related Documentation
11.2
Receiving Notification of Documentation Updates
11.3
サポート・リソース
11.4
Trademarks
11.5
静電気放電に関する注意事項
11.6
用語集
12
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RSL|48
MPQF193A
PHP|48
MPQF051B
サーマルパッド・メカニカル・データ
RSL|48
QFND155N
PHP|48
PPTD319A
発注情報
jajsgj5e_oa
jajsgj5e_pm
1
特長
スイッチング FET を内蔵した可変降圧型コンバータ ×3 (DCDC1、DCDC2、DCDC3):
DCDC1:デフォルト
1.1
V で最大 1.8A
DCDC2:デフォルト 1.1V で最大 1.8A
DCDC3:デフォルト
1.2
V で最大 1.8A
VIN 範囲:
2.7
V~5.5V
可変出力電圧範囲:0.85V~1.675V (DCDC1 および DCDC2)
可変出力電圧範囲:0.9V~3.4V (DCDC3)
軽負荷電流時のパワー・セーブ・モード
100% デューティ・サイクル動作による最小のドロップアウト電圧
ディセーブル時のアクティブな出力放電
スイッチング FET を内蔵した可変昇降圧コンバータ ×1 (DCDC4):
DCDC4:デフォルト
3.3
V で最大 1.6A
VIN 範囲:
2.7
V~5.5V
可変出力電圧範囲:1.175V~3.4V
ディセーブル時のアクティブな出力放電
バッテリ・バックアップ・ドメイン用の低静止電流・高効率の降圧型コンバータ ×2 (DCDC5、DCDC6)
DCDC5:1V 出力
DCDC6:1.8V 出力
VIN 範囲:2.2V~5.5V
システム電源またはコイン電池バックアップ・バッテリから供給
可変汎用 LDO (LDO1)
LDO1:デフォルト 1.8V で最大 400mA
VIN 範囲:1.8V~5.5V
可変出力電圧範囲:0.9V~3.4V
ディセーブル時のアクティブな出力放電
350mA の電流制限付き低電圧負荷スイッチ (LS1)
VIN 範囲:1.2V~3.6V
1.35V 時のスイッチ・インピーダンス:110mΩ (最大値)
電流制限を 100mA または 500mA に選択できる 5V 負荷スイッチ (LS2)
VIN 範囲:
4V
~5.5V
5V 時のスイッチ・インピーダンス:500mΩ (最大値)
電流制限を 100mA または 500mA に選択できる高電圧負荷スイッチ (
LS3
)
VIN範囲:1.8V~10V
スイッチ・インピーダンス:500mΩ (最大値)
スーパーバイザ機能モニタを内蔵したスーパーバイザ
DCDC1、DCDC2 ±4% 精度
DCDC3、DCDC4 ±5% 精度
LDO1 ±5% 精度
保護、診断、制御:
低電圧誤動作防止 (UVLO)
常時オンのプッシュボタン・モニタ
過熱警告とシャットダウン
バックアップ電源およびメイン電源用の個別のパワー・グッド出力
I
2
C インターフェイス (アドレスは 0x24) (400kHz 時の I
2
C の動作については、
タイミング要件
を参照)