JAJSOP6C May   2022  – February 2025 TPS65219

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスの比較
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  システム制御スレッショルド
    6. 6.6  BUCK1 コンバータ
    7. 6.7  BUCK2、BUCK3 コンバータ
    8. 6.8  汎用 LDO (LDO1、LDO2)
    9. 6.9  汎用 LDO (LDO3、LDO4)
    10. 6.10 GPIO とマルチファンクション ピン (EN/PB/VSENSE、nRSTOUT、nINT、GPO1、GPO2、GPIO、MODE/RESET、MODE/STBY、VSEL_SD/VSEL_DDR)
    11. 6.11 電圧と温度の監視
    12. 6.12 I2C インターフェイス
    13. 6.13 代表的特性
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  パワーアップ シーケンシング
      2. 7.3.2  パワーダウン シーケンス
      3. 7.3.3  プッシュ ボタンおよびイネーブル入力（EN/PB/VSENSE）
      4. 7.3.4  SoC へのリセット（nRSTOUT）
      5. 7.3.5  降圧コンバータ（Buck1、Buck2、Buck3）
      6. 7.3.6  リニア レギュレータ (LDO1～LDO4)
      7. 7.3.7  割り込みピン（nINT）
      8. 7.3.8  PWM/PFM および低消費電力モード（MODE/STBY）
      9. 7.3.9  PWM/PFM およびリセット (MODE/RESET)
      10. 7.3.10 電圧選択ピン (VSEL_SD/VSEL_DDR)
      11. 7.3.11 汎用入力または出力 (GPO1、GPO2、GPIO)
      12. 7.3.12 I2C 互換インターフェイス
        1. 7.3.12.1 データの有効性
        2. 7.3.12.2 START 条件と STOP 条件
        3. 7.3.12.3 データの転送
    4. 7.4 デバイスの機能モード
      1. 7.4.1 動作モード
        1. 7.4.1.1 OFF 状態
        2. 7.4.1.2 初期化状態
        3. 7.4.1.3 アクティブ状態
        4. 7.4.1.4 STBY 状態
        5. 7.4.1.5 フォルト処理
    5. 7.5 マルチ PMIC 動作
    6. 7.6 ユーザー レジスタ
    7. 7.7 デバイスのレジスタ
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 代表的なアプリケーションの例
      2. 8.2.2 設計要件
      3. 8.2.3 詳細な設計手順
        1. 8.2.3.1 Buck1、Buck2、Buck3 の設計手順
        2. 8.2.3.2 LDO1 と LDO2 の設計手順
        3. 8.2.3.3 LDO3、LDO4 の設計手順
        4. 8.2.3.4 VSYS、VDD1P8
        5. 8.2.3.5 デジタル信号設計手順
      4. 8.2.4 アプリケーション曲線
    3. 8.3 電源に関する推奨事項
    4. 8.4 レイアウト
      1. 8.4.1 レイアウトのガイドライン
      2. 8.4.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントの更新通知を受け取る方法
    2. 9.2 サポート・リソース
    3. 9.3 商標
    4. 9.4 静電気放電に関する注意事項
    5. 9.5 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

8.2 代表的なアプリケーション

TPS65219 PMIC は、7 個のレギュレータ、3 個の降圧コンバータ、4 個の低ドロップアウト レギュレータ (LDO) を内蔵しています。このパワー マネージメント IC は電源リソースに加えて、構成可能な 3 本のマルチファンクション ピン、1 つの GPIO、2 つの GPO と I2C 通信機能も統合されているため、複数のプロセッサや SoC にを供給するための理想的なコストとサイズの最適なソリューションとなっています。プロセッサと周辺装置に電力を供給する目的で TPS65219 を設計する際には、いくつかの事項を考慮に入れる必要があります。供給レールの数およびそれとともに使用される外部コンポーネントを決定するには、必要なレギュレータの数、必要なシーケンス、負荷電流要件、電圧特性のすべてが重要です。次のセクションでは、一般的なケースについて説明します。特定のケースについては、注文可能な型番に基づいて該当するユーザーガイドと技術参考書（TRM）を参照してください。