• Menu
  • Product
  • Email
  • PDF
  • Order now

  • TPS65220 統合型パワー マネージメント IC、ARM Cortex—A53 プロセッサA53 プロセッサおよび FPGA 用

    • JAJSOR4B December   2022  – June 2024 TPS65220

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • TPS65220 統合型パワー マネージメント IC、ARM Cortex—A53 プロセッサA53 プロセッサおよび FPGA 用
  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Pin Configuration and Functions
  6. 5 Specifications
    1. 5.1  Absolute Maximum Ratings
    2. 5.2  ESD Ratings
    3. 5.3  Recommended Operating Conditions
    4. 5.4  Thermal Information
    5. 5.5  Thermal Information
    6. 5.6  System Control Thresholds
    7. 5.7  BUCK1 Converter
    8. 5.8  BUCK2, BUCK3 Converter
    9. 5.9  General Purpose LDOs (LDO1, LDO2)
    10. 5.10 General Purpose LDOs (LDO3, LDO4)
    11. 5.11 GPIOs and multi-function pins (EN/PB/VSENSE, nRSTOUT, nINT, GPO1, GPO2, GPIO, MODE/RESET, MODE/STBY, VSEL_SD/VSEL_DDR)
    12. 5.12 Voltage and Temperature Monitors
    13. 5.13 I2C Interface
    14. 5.14 Typical Characteristics
  7. 6 Detailed Description
    1. 6.1 Overview
    2. 6.2 Functional Block Diagram
    3. 6.3 Feature Description
      1. 6.3.1  Power-Up Sequencing
      2. 6.3.2  Power-Down Sequencing
      3. 6.3.3  Push Button and Enable Input (EN/PB/VSENSE)
      4. 6.3.4  Reset to SoC (nRSTOUT)
      5. 6.3.5  Buck Converters (Buck1, Buck2, and Buck3)
        1. 6.3.5.1 Dual Random Spread Spectrum (DRSS)
      6. 6.3.6  Linear Regulators (LDO1 through LDO4)
      7. 6.3.7  Interrupt Pin (nINT)
      8. 6.3.8  PWM/PFM and Low Power Modes (MODE/STBY)
      9. 6.3.9  PWM/PFM and Reset (MODE/RESET)
      10. 6.3.10 Voltage Select pin (VSEL_SD/VSEL_DDR)
      11. 6.3.11 General Purpose Inputs or Outputs (GPO1, GPO2, and GPIO)
      12. 6.3.12 I2C-Compatible Interface
        1. 6.3.12.1 Data Validity
        2. 6.3.12.2 Start and Stop Conditions
        3. 6.3.12.3 Transferring Data
    4. 6.4 Device Functional Modes
      1. 6.4.1 Modes of Operation
        1. 6.4.1.1 OFF State
        2. 6.4.1.2 INITIALIZE State
        3. 6.4.1.3 ACTIVE State
        4. 6.4.1.4 STBY State
        5. 6.4.1.5 Fault Handling
    5. 6.5 Multi-PMIC Operation
    6. 6.6 User Registers
    7. 6.7 Device Registers
  8. 7 Application and Implementation
    1. 7.1 Application Information
    2. 7.2 Typical Application
      1. 7.2.1 Typical Application Example
      2. 7.2.2 Design Requirements
      3. 7.2.3 Detailed Design Procedure
        1. 7.2.3.1 Buck1, Buck2, Buck3 Design Procedure
        2. 7.2.3.2 LDO1, LDO2 Design Procedure
        3. 7.2.3.3 LDO3, LDO4 Design Procedure
        4. 7.2.3.4 VSYS, VDD1P8
        5. 7.2.3.5 Digital Signals Design Procedure
      4. 7.2.4 Application Curves
    3. 7.3 Power Supply Recommendations
    4. 7.4 Layout
      1. 7.4.1 Layout Guidelines
      2. 7.4.2 Layout Example
  9. 8 Device and Documentation Support
    1. 8.1 ドキュメントの更新通知を受け取る方法
    2. 8.2 サポート・リソース
    3. 8.3 Trademarks
    4. 8.4 静電気放電に関する注意事項
    5. 8.5 用語集
  10. 9 Revision History
  11. 10Mechanical, Packaging, and Orderable Information
  12. 重要なお知らせ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • RHB|32
    • MPQF130D
サーマルパッド・メカニカル・データ
  • RHB|32
    • QFND676
発注情報
  • jajsor4b_oa
  • jajsor4b_pm
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

Data Sheet

TPS65220 統合型パワー マネージメント IC、ARM Cortex—A53 プロセッサA53 プロセッサおよび FPGA 用

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード

1 特長

  • 最大 2.3MHz のスイッチング周波数で動作する、3 つの降圧コンバータ。
    • 1 つの VIN：2.5V～5.5V、IOUT：3.5A、VOUT 0.6V～3.4V
    • 2 つの VIN：2.5V～5.5V、IOUT：2A、VOUT 0.6V～3.4V
  • 4 つのリニア レギュレータ：
    • 2x VIN：1.5V～5.5V、IOUT：400mA、VOUT：0.6V～3.4V (ロード スイッチ / バイパス モードとして構成可能、SD カードをサポート)
    • 2x VIN：2.2V～5.5V、IOUT：300mA、VOUT：1.2V～3.3V (ロード スイッチとして構成可能)
  • 3 つの降圧コンバータすべてで、動的な電圧スケーリングを実現
  • 低 IQ/PFM、PWM モード (擬似固定周波数) または固定周波数モード
  • 電源シーケンスとデフォルト電圧をプログラム可能
  • I2C インターフェイス。標準、ファースト モード、ファースト モード+ をサポート
  • 14 本以上のレールを備えたシステム (マルチ PMIC 構成で 2 台の TPS65220 デバイス) をサポートするように設計
  • 2 つの GPO、1 つの GPIO、3 つのマルチファンクション ピン
  • EEPROM プログラマビリティ
  • 機能安全対応

2 アプリケーション

  • 消費電力が低い産業用 MPU および MCU (AM62x、AM64x、AM243x など)
  • HMI
  • PLC
  • 産業用 PC
  • ビル セキュリティ
  • HVAC
  • ビデオ監視
  • データ コンセントレータ
  • スマート メーター
  • 保護リレー
  • メディカル モニタと診断
  • 画像処理
  • 消費電力が低い車載用 MPU (AM62x-Q1、AM64x-Q1 など)
  • ヘッド ユニット、デジタル クラスタ、テレマティクス制御ユニット、LiDAR 処理
  • DMS/OMS、eMirror、CMS
  • オートモーティブ ライティング
  • 車載用オーディオ アンプ
  • パワートレイン
  • ISP およびディープ ラーニング

3 概要

TPS65220 は、携帯機器および据置型機器車載用アプリケーションに搭載されている、さまざまな SoC に電源を供給するように設計されたパワー マネージメント IC (PMIC) です。このデバイスは、-40℃～+125℃の周囲温度範囲で特性が規定されているため、さまざまな産業用車載用アプリケーションに最適な PMIC です。このデバイスは、3 つの同期整流式降圧 DC/DC コンバータと 4 つのリニア レギュレータを内蔵しています。

DC/DC コンバータは、1 つの 3.5A および 2 つの 2A に対応可能です。これらのコンバータには、スイッチング モード構成に応じて、小型の 470nH インダクタ、4.7μF の入力容量、およびレールあたり 10μF 以上の出力容量が必要です。

2 つの LDO が 0.6V ～ 3.4V の出力電圧範囲で 400mA の出力電流をサポートします。これらの LDO は、バイパス モードをサポートし、負荷スイッチとして動作し、動作中に電圧を変化させることができます。他の 2 つの LDO は、1.2V ～ 3.3V の出力電圧範囲において 300mA の出力電流をサポートします。これらの LDO は、負荷スイッチ モードもサポートしています。

I2C インターフェイス、IO、GPIO、マルチファンクション ピン (MFP) は、さまざまな SoC にシームレスに接続します。

パッケージ情報
部品番号 パッケージ (1) パッケージ サイズ (公称)
TPS65220 32 ピン QFN 5.00mm × 5.00mm
TPS65220 32 ピン QFN - ウェッタブル フランク 5.00mm × 5.00mm
(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
TPS65220 アプリケーション概略図アプリケーション概略図

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale