• Menu
  • Product
  • Email
  • PDF
  • Order now

  • TPS748 プログラマブル ソフトスタート機能付き、1.5A 低ドロップアウト リニア レギュレータ

    • JAJS238N January   2007  – June 2024

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • TPS748 プログラマブル ソフトスタート機能付き、1.5A 低ドロップアウト リニア レギュレータ
  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Pin Configuration and Functions
  6. 5 Specifications
    1. 5.1 Absolute Maximum Ratings
    2. 5.2 ESD Ratings
    3. 5.3 Recommended Operating Conditions
    4. 5.4 Thermal Information
    5. 5.5 Electrical Characteristics
    6. 5.6 Typical Characteristics: IOUT = 50 mA
    7. 5.7 Typical Characteristics: IOUT = 1 A
  7. 6 Detailed Description
    1. 6.1 Overview
    2. 6.2 Functional Block Diagrams
    3. 6.3 Feature Description
      1. 6.3.1 Enable/Shutdown
      2. 6.3.2 Power Good
      3. 6.3.3 Internal Current Limit
      4. 6.3.4 Thermal Protection
    4. 6.4 Device Functional Modes
      1. 6.4.1 Normal Operation
      2. 6.4.2 Dropout Operation
      3. 6.4.3 Disabled
    5. 6.5 Programming
      1. 6.5.1 Programmable Soft-Start
      2. 6.5.2 Sequencing Requirements
  8. 7 Application and Implementation
    1. 7.1 Application Information
      1. 7.1.1 Adjusting the Output Voltage
      2. 7.1.2 Input, Output, and Bias Capacitor Requirements
      3. 7.1.3 Transient Response
      4. 7.1.4 Dropout Voltage
      5. 7.1.5 Output Noise
    2. 7.2 Typical Applications
      1. 7.2.1 FPGA I/O Supply at 1.5 V With a Bias Rail
        1. 7.2.1.1 Design Requirements
        2. 7.2.1.2 Detailed Design Procedure
        3. 7.2.1.3 Application Curves
      2. 7.2.2 FPGA I/O Supply at 1.5 V Without a Bias Rail
        1. 7.2.2.1 Design Requirements
        2. 7.2.2.2 Detailed Design Procedure
        3. 7.2.2.3 Application Curves
    3. 7.3 Power Supply Recommendations
    4. 7.4 Layout
      1. 7.4.1 Layout Guidelines
        1. 7.4.1.1 Estimating Junction Temperature
      2. 7.4.2 Layout Example
  9. 8 Device and Documentation Support
    1. 8.1 Device Support
      1. 8.1.1 Device Nomenclature
      2. 8.1.2 Development Support
        1. 8.1.2.1 Evaluation Modules
        2. 8.1.2.2 Spice Models
    2. 8.2 Documentation Support
      1. 8.2.1 Related Documentation
    3. 8.3 ドキュメントの更新通知を受け取る方法
    4. 8.4 サポート・リソース
    5. 8.5 Trademarks
    6. 8.6 静電気放電に関する注意事項
    7. 8.7 用語集
  10. 9 Revision History
  11. 10Mechanical, Packaging, and Orderable Information
  12. 重要なお知らせ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • RGW|20
    • MPQF122C
  • DRC|10
    • MPDS117L
サーマルパッド・メカニカル・データ
  • RGW|20
    • QFND012L
  • DRC|10
    • QFND013N
発注情報
  • jajs238n_oa
  • jajs238n_pm
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

Data Sheet

TPS748 プログラマブル ソフトスタート機能付き、1.5A 低ドロップアウト リニア レギュレータ

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

最新の英語版をダウンロード

1 特長

  • VOUT 範囲：0.8V～3.6V
  • 非常に低い VIN 範囲：0.8V～5.5V
  • VBIAS 範囲：2.7V～5.5V
  • 低いドロップアウト：60 mV (標準値)、(1.5A、VBIAS = 5V 時)
  • パワー グッド (PG) 出力により、電源電圧の監視や、他の電源のためのシーケンシング信号の供給が可能
  • ライン、負荷、温度の全範囲にわたって 1% の精度 (新チップ)
  • ライン、負荷、温度の全範囲にわたって 2% の精度 (レガシー チップ)
  • プログラム可能なソフトスタートにより、直線的に電圧が立ち上がるようにスタートアップさせることが可能
  • VBIAS により、過渡応答性に優れた低 VIN 動作を実現
  • 2.2μF 以上の出力コンデンサで安定動作
  • 小型の 3mm × 3mm × 1mm VSON-10 および 5mm × 5mm VQFN-20 パッケージで供給

2 アプリケーション

  • ネットワーク接続ストレージ (NAS) - エンタープライズ
  • ラック・サーバー
  • ネットワーク・インターフェイス・カード (NIC)
  • 商用ネットワークとサーバーの PSU (電源)

3 概要

TPS748 低ドロップアウト (LDO) リニア レギュレータは、広範なアプリケーション向けの使いやすく堅牢な電力管理ソリューションです。ソフトスタートをユーザーがプログラムできるので、スタートアップ時の容量性突入電流を低減して、入力電源のストレスを最小限に抑えることができます。ソフトスタートは単調性で、多くの種類のプロセッサや ASIC の電源供給向けに設計されています。イネーブル入力とパワー グッド出力により、外部レギュレータとの間でシーケンシングを簡単に行えます。この優れた柔軟性により、FPGA、DSP、および特殊なスタートアップ要件を持つ他のアプリケーションのシーケンス要件を満たすソリューションを構成できます。

高精度の基準電圧およびエラー アンプは、負荷、ライン、温度、プロセスの全体にわたって 1% の精度 (新チップ) を維持します。本デバイスは 2.2μF 以上の任意のタイプのコンデンサで安定して動作し、TJ = -40℃～+125℃で仕様が規定されています。TPS748 は、小型の 3mm × 3mm VSON-10 パッケージで供給されるため、非常に小さいトータル ソリューション サイズを実現できます。このデバイスは、TPS742 との互換性を確保するため、5mm × 5mm の VQFN-20 パッケージでも供給されます。

パッケージ情報
部品番号 パッケージ (1) パッケージ サイズ(2)
TPS748 DRC (VSON、10) 3mm × 3mm
RGW (VQFN、20) 5mm × 5mm
(1) 詳細については、「メカニカル、パッケージ、および注文情報」を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。

 

TPS748 代表的なアプリケーション回路 (可変)代表的なアプリケーション回路 (可変)
TPS748 ターンオン応答ターンオン応答

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale