JAJSSS6D January   2024  – July 2025 TPS7H3014-SEP , TPS7H3014-SP

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 説明
  5. 4 デバイスのオプション
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 タイミング要件
    7. 6.7 品質適合検査
    8. 6.8 代表的特性
  8. 7 パラメータ測定情報
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 入力電圧（IN）VLDOおよび REFCAP
        1. 8.3.1.1 低電圧ロックアウト (VPOR_IN < VIN < UVLO)
        2. 8.3.1.2 パワーオン リセット (VIN < VPOR_IN)
      2. 8.3.2 SENSEx 入力
        1. 8.3.2.1 VTH_SENSEXおよびVONx
        2. 8.3.2.2 IHYS_SENSExおよび VOFFx
        3. 8.3.2.3 上部および下部の抵抗分圧回路の設計式
      3. 8.3.3 出力段（ENx、SEQ_DONE、PWRGD、PULL_UP1、PULL_UP2）
      4. 8.3.4 ユーザープログラマブル タイマ
        1. 8.3.4.1 DLY_TMR
        2. 8.3.4.2 Reg_TMR
      5. 8.3.5 UP およびDOWN
      6. 8.3.6 フォルト
      7. 8.3.7 ステート マシン
    4. 8.4 デイジー チェーン
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 自己完結型 – シーケンスアップ/ダウン
        1. 9.2.1.1 設計要件
        2. 9.2.1.2 詳細な設計手順
          1. 9.2.1.2.1 入力電源とデカップリング コンデンサ
          2. 9.2.1.2.2 昇圧/降圧スレッショルド
          3. 9.2.1.2.3 SENSEx スレッショルド
        3. 9.2.1.3 アプリケーション曲線
      2. 9.2.2 負電圧レールのシーケンス制御
        1. 9.2.2.1 負電圧の設計式
    3. 9.3 外部要因によるシステム RESET
    4. 9.4 電源に関する推奨事項
    5. 9.5 レイアウト
      1. 9.5.1 レイアウトのガイドライン
      2. 9.5.2 レイアウト例
  11. 10デバイスおよびドキュメントのサポート
    1. 10.1 ドキュメントのサポート
      1. 10.1.1 関連資料
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 商標
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11改訂履歴
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報
9.2.1.2.2 昇圧/降圧スレッショルド

このアプリケーションでは、UP ピンとDOWNピンを使用して 12V の入力電源電圧を監視します。レール電圧が 10.7（標準）を上回ると、パワーアップシーケンスが開始され、電圧が 6V（標準）を下回ると停止します。TPS7H3014 の内部時定数（tStart_UP_DELAY）は 2.8ms (最大)であるため、3.3μF の遅延コンデンサをUP ピンに追加します。このコンデンサを追加すると、VINの立ち上がり時に UP ピンに遅延が発生します。このコンデンサにより、シーケンス開始に 2 番目の条件が追加され、VIN ≥ 10.7V（標準値）が 2.8ms 以上のとき、パワーアップシーケンスのコマンドが指示されます。

UP DOWNの抵抗分圧回路の上部抵抗を固定すれば、設計要件に従って下部の抵抗を計算することができます。いずれの場合も、上部抵抗は 10kΩ に固定されています。式 19と式 20の式を使用して、UPおよびDOWNの下部抵抗は次のように算出されます：

式 26. R B O T T O M _ U P = 10   k Ω ×   0.598   V 10.7   V -   0.589   V   ≅   594   Ω
式 27. R B O T T O M _ D O W N _______ = 10   k Ω ×   0.498   V 6   V -   0.498   V   ≅   905   Ω

リファレンス抵抗が算出されたので、実際の（または現実の）抵抗を選択できます。この場合、次のとおり最も近い値の抵抗を選定するため許容誤差が 0.1% の抵抗を使用します：

  • RBOTTOM_UP = 619Ω
  • RBOTTOM_DOWN = 909Ω

実際の抵抗値を使用して公称電圧を逆算し、式 21と式 22を使用して、次のとおりパワーアップまたはパワーダウンシーケンスを開始できます：

式 28. V U P _ N O M I N A L   ( V ) = 1   +   10   k Ω 619   Ω   ×   12   V   ≅   10.66   V  
式 29.   V D O W N _______ _ N O M I N A L ( V ) = 1   +   10   k Ω 909   Ω   ×   12   V ≅   5.97   V

遅延コンデンサは、次のとおり式 23、式 24、式 25を使って計算します。

式 30. R T H   ( Ω ) = 10   k Ω × 619   Ω 10   k Ω + 619   Ω   =   582.9   Ω
式 31. V T H   ( Ω ) = 619   Ω 10   k Ω + 619   Ω ×   12   V   =   0.7   V
式 32. C D E L A Y   ( F ) ≥ 0.0028   s 582.9   Ω   × l n - 0.7   V 0.598   V - 0.7   V   =   2.49   µ F

入力コンデンサには 3.3μF のコンデンサを選びます。