JAJSTS9A October   2024  – June 2025 TPSI31P1-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電力定格
    6. 5.6  絶縁仕様
    7. 5.7  安全関連認証
    8. 5.8  安全限界値
    9. 5.9  電気的特性
    10. 5.10 スイッチング特性
    11. 5.11 絶縁特性曲線
  7. 6 詳細説明
    1. 6.1 概要
    2. 6.2 機能ブロック図
    3. 6.3 機能説明
      1. 6.3.1 イネーブル状態の送信
      2. 6.3.2 電力伝送
      3. 6.3.3 ゲート ドライバ
      4. 6.3.4 チップ イネーブル (CE)
      5. 6.3.5 コンパレータ
      6. 6.3.6 VDDP、VDDH、およびVDDM の低電圧誤動作防止 (UVLO)
      7. 6.3.7 キープオフ回路
      8. 6.3.8 サーマル シャットダウン
    4. 6.4 デバイスの機能モード
  8. 7 アプリケーションと実装
    1. 7.1 アプリケーション情報
    2. 7.2 代表的なアプリケーション
      1. 7.2.1 設計要件
      2. 7.2.2 詳細な設計手順
        1. 7.2.2.1 CDIV1、CDIV2 容量
      3. 7.2.3 アプリケーション曲線
      4. 7.2.4 絶縁寿命
    3. 7.3 電源に関する推奨事項
    4. 7.4 レイアウト
      1. 7.4.1 レイアウトのガイドライン
      2. 7.4.2 レイアウト例
  9. 8 デバイスおよびドキュメントのサポート
    1. 8.1 ドキュメントのサポート
      1. 8.1.1 関連資料
    2. 8.2 ドキュメントの更新通知を受け取る方法
    3. 8.3 サポート・リソース
    4. 8.4 商標
    5. 8.5 静電気放電に関する注意事項
    6. 8.6 用語集
  10. 9 改訂履歴
  11. 10メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

5.10 スイッチング特性

自由空気での動作温度範囲内 (特に記述のない限り)。TA = 25℃時の標準値CVDDP = 1µF、CDIV1 = 47nF、CDIV2 = 220nF、CVDRV = 1nF。PGOOD から VDDP への 50kΩ プルアップ。
パラメータ テスト条件 最小値 標準値 最大値 単位
電源とドライバ
tLO_CE CE の Low 時間。  VVDDH、VVDDM = 定常状態。 5 μs
tLO_EN EN の Low 時間。  VVDDH、VVDDM = 定常状態。 5 μs
tHI_EN EN の High 時間。  VVDDH、VVDDM = 定常状態。 5 μs
tPER_EN EN の周期。  VVDDH、VVDDM = 定常状態。 10 μs
tLH_VDDH VDDP 立ち上がりから VDDH への 50% レベルでの伝搬遅延時間。 EN = 0V、
VVDDP = 0V → 5V (1V/µs 時)、
VVDDH = 7.5V。		 145 μs
tLH_VDRV EN 立ち上がりから VDRV への 90% レベルでの伝搬遅延時間 VVDDP = 5V、
VVDDH、VVDDM = 定常状態、
EN = 0V → 5V、
VVDRV = 13.5V。		 3 4.5 μs
tHL_VDRV EN 立ち下がりから VDRV への 10% レベルでの伝搬遅延時間 VVDDP = 5V、
VVDDH、VVDDM = 定常状態、
EN = 5V → 0V、
VVDRV = 1.5V。		 2.5 3.0 μs
tHL_VDRV_PD VDDP 立ち下がりから VDRV への 10% レベルでの伝搬遅延時間。一次電源の電源喪失によるタイムアウト メカニズム。 EN = 5V、
VVDDP = 5V → 0V (-1V/µs 時)、
VVDRV = 1.5V。		 140 210 μs
tLH_VDRV_CE CE 立ち上がりから VDRV への 10% レベルでの伝搬遅延時間 VVDDP = 5V、
VDDH および VDDM は完全に放電済み、
EN = CE = 0V → 5V、
VVDRV = 1.5V。		 185 μs
tHL_VDRV_CE CE 立ち下がりから VDRV への 10% レベルでの伝搬遅延時間 VVDDP = 5V、
VVDDH、VVDDM = 定常状態、
EN = 5V、
CE= 5V → 0V、
VVDRV = 1.5V。		 3 4 μs
tR_VDRV EN 立ち上がりから VDRV への 15%～85% レベルでの VDRV 立ち上がり時間 VVDDP = 5V、
VVDDH、VVDDM = 定常状態、
EN = 0V → 5V、
VVDRV = 2.25V～12.75V。		 10 ns
tF_VDRV EN 立ち下がりから VDRV への 85%～15% レベルでの VDRV 立ち下がり時間 VVDDP = xV、
VVDDH、VVDDM = 定常状態、
EN = xV → 0V、
VVDRV = 12.75V～2.25V。		 10 ns
コンパレータ
tPD_CMP_VDRV 伝搬遅延時間、コンパレータ入力から VDRV が Low または High にアサートされるまで。 EN = CE = VDDP
VUD = 100mV
VOD = 30mV
VIS+ が VREF+、VREF- を横切り、VVDRV の 50% に達するまでの時間を測定。		 290 350 460 ns