JAJSP72 August   2024 TPSM83102

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 Device Comparison Table
  6. 5 Pin Configuration and Functions
  7. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Rating
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics 
  8. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Undervoltage Lockout (UVLO)
      2. 7.3.2 Enable and Soft Start
      3. 7.3.3 Adjustable Output Voltage
      4. 7.3.4 Reverse Current Operation
      5. 7.3.5 Protection Features
        1. 7.3.5.1 Input Overvoltage Protection
        2. 7.3.5.2 Short Circuit Protection
        3. 7.3.5.3 Thermal Shutdown
    4. 7.4 Device Functional Modes
    5. 7.5 Programming
      1. 7.5.1 Serial Interface Description
      2. 7.5.2 Standard-, Fast-, and Fast-Mode Plus Protocol
      3. 7.5.3 I2C Update Sequence
    6. 7.6 Register Map
      1. 7.6.1 Register Description
        1. 7.6.1.1 Register Map
        2. 7.6.1.2 Register CONTROL1 (Register address: 0x02; Default: 0x08)
        3. 7.6.1.3 Register VOUT (Register address: 0x03; Default: 0x5C)
        4. 7.6.1.4 Register CONTROL2 (Register address: 0x05; Default: 0x45)
  9. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Design Requirements
      2. 8.2.2 Detailed Design Procedure
        1. 8.2.2.1 Custom Design with WEBENCH Tools
        2. 8.2.2.2 Output Capacitor Selection
        3. 8.2.2.3 Input Capacitor Selection
        4. 8.2.2.4 Setting the Output Voltage
      3. 8.2.3 Application Curves
  10. 9 Layout
    1. 9.1 Layout Guidelines
    2. 9.2 Layout Example
  11. 10Device and Documentation Support
    1. 10.1 Device Support
      1. 10.1.1 サード・パーティ製品に関する免責事項
      2. 10.1.2 Development Support
        1. 10.1.2.1 Custom Design with WEBENCH Tools
    2. 10.2 ドキュメントの更新通知を受け取る方法
    3. 10.3 サポート・リソース
    4. 10.4 Trademarks
    5. 10.5 静電気放電に関する注意事項
    6. 10.6 用語集
  12. 11Revision History
  13. 12Mechanical, Packaging, and Orderable Information
    1. 12.1 Tape and Reel Information
    2. 12.2 Mechanical Data

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • SIU|8
サーマルパッド・メカニカル・データ
発注情報

3 概要

TPSM83102 および TPSM83103 は、小型 μSiP モジュール パッケージに封止された定周波数ピーク電流モード制御昇降圧コンバータです。3A のピーク電流制限 (標準値) と 1.6V～5.5V の入力電圧範囲を備え、システム プリレギュレータと電圧スタビライザの電源ソリューションを提供します。

TPSM83102 および TPSM83103 は入力電圧に応じて自動的に昇圧モード、降圧モード、3 サイクル昇降圧モード (入力電圧が出力電圧とほぼ等しい場合) で動作します。モード間の遷移は定義されたデューティ サイクルで発生し、モード間の不要な切り替えが避けられるので出力電圧リップルを減らすことができます。8μA の静止電流とパワー セーブ モードの電力により、軽負荷から無負荷までの状況で最高の効率を実現します。

このデバイスは、μSiP モジュール パッケージで非常に小型のソリューション サイズを実現しています。

パッケージ情報
部品番号 パッケージ (1) 本体サイズ (公称)
TPSM83102(2) μSiP モジュール 2.6mm × 2.0mm × 1.2mm (最大高さ)
TPSM83103 μSiP モジュール 2.6mm × 2.0mm × 1.2mm (最大高さ)
(1) 供給されているすべてのパッケージについては、セクション 12 を参照してください。
(2) 製品プレビュー詳細は テキサス・インスツルメンツまでお問い合わせください。
TPSM83102 TPSM83103 代表的なアプリケーション代表的なアプリケーション
TPSM83102 TPSM83103 効率と出力電流との関係 (VOUT = 3.3V)効率と出力電流との関係 (VOUT = 3.3V)