• Menu
  • Product
  • Email
  • PDF
  • Order now

  • TUSB1210 スタンドアロン USB トランシーバ (シリコン・チップ)

    • JAJSIC0J November   2009  – July 2021 TUSB1210

      PRODUCTION DATA  

  • CONTENTS
  • SEARCH
  • TUSB1210 スタンドアロン USB トランシーバ (シリコン・チップ)
  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 Revision History
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  Analog I/O Electrical Characteristics
    6. 6.6  Digital I/O Electrical Characteristics
    7. 6.7  Digital IO Pins (Non-ULPI)
    8. 6.8  PHY Electrical Characteristics
    9. 6.9  Pullup/Pulldown Resistors
    10. 6.10 OTG Electrical Characteristics
    11. 6.11 OTG ID Electrical
    12. 6.12 Power Characteristics
    13. 6.13 Switching Characteristics
    14. 6.14 Timing Requirements
      1. 6.14.1 Timing Parameter Definitions
      2. 6.14.2 Interface Target Frequencies
    15. 6.15 Typical Characteristics
  7. 7 Detailed Description
    1. 7.1 Overview
    2. 7.2 Functional Block Diagram
    3. 7.3 Feature Description
      1. 7.3.1 Processor Subsystem
        1. 7.3.1.1 Clock Specifications
          1. 7.3.1.1.1 USB PLL Reference Clock
          2. 7.3.1.1.2 ULPI Input Clock Configuration
          3. 7.3.1.1.3 ULPI Output Clock Configuration
          4. 7.3.1.1.4 Clock 32 kHz
          5. 7.3.1.1.5 Reset
        2. 7.3.1.2 USB Transceiver
          1. 7.3.1.2.1 PHY Electrical Characteristics
            1. 7.3.1.2.1.1 LS/FS Single-Ended Receivers
            2. 7.3.1.2.1.2 LS/FS Differential Receiver
            3. 7.3.1.2.1.3 LS/FS Transmitter
            4. 7.3.1.2.1.4 HS Differential Receiver
            5. 7.3.1.2.1.5 HS Differential Transmitter
            6. 7.3.1.2.1.6 UART Transceiver
          2. 7.3.1.2.2 OTG Characteristics
    4. 7.4 Device Functional Modes
      1. 7.4.1 TUSB1210 Modes vs ULPI Pin Status
    5. 7.5 Register Map
      1. 7.5.1  VENDOR_ID_LO
      2. 7.5.2  VENDOR_ID_HI
      3. 7.5.3  PRODUCT_ID_LO
      4. 7.5.4  PRODUCT_ID_HI
      5. 7.5.5  FUNC_CTRL
      6. 7.5.6  FUNC_CTRL_SET
      7. 7.5.7  FUNC_CTRL_CLR
      8. 7.5.8  IFC_CTRL
      9. 7.5.9  IFC_CTRL_SET
      10. 7.5.10 IFC_CTRL_CLR
      11. 7.5.11 OTG_CTRL
      12. 7.5.12 OTG_CTRL_SET
      13. 7.5.13 OTG_CTRL_CLR
      14. 7.5.14 USB_INT_EN_RISE
      15. 7.5.15 USB_INT_EN_RISE_SET
      16. 7.5.16 USB_INT_EN_RISE_CLR
      17. 7.5.17 USB_INT_EN_FALL
      18. 7.5.18 USB_INT_EN_FALL_SET
      19. 7.5.19 USB_INT_EN_FALL_CLR
      20. 7.5.20 USB_INT_STS
      21. 7.5.21 USB_INT_LATCH
      22. 7.5.22 DEBUG
      23. 7.5.23 SCRATCH_REG
      24. 7.5.24 SCRATCH_REG_SET
      25. 7.5.25 SCRATCH_REG_CLR
      26. 7.5.26 VENDOR_SPECIFIC1
      27. 7.5.27 VENDOR_SPECIFIC1_SET
      28. 7.5.28 VENDOR_SPECIFIC1_CLR
      29. 7.5.29 VENDOR_SPECIFIC2
      30. 7.5.30 VENDOR_SPECIFIC2_SET
      31. 7.5.31 VENDOR_SPECIFIC2_CLR
      32. 7.5.32 VENDOR_SPECIFIC1_STS
      33. 7.5.33 VENDOR_SPECIFIC1_LATCH
      34. 7.5.34 VENDOR_SPECIFIC3
      35. 7.5.35 VENDOR_SPECIFIC3_SET
      36. 7.5.36 VENDOR_SPECIFIC3_CLR
  8. 8 Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
      1. 8.2.1 Host or OTG, ULPI Input Clock Mode Application
        1. 8.2.1.1 Design Requirements
        2. 8.2.1.2 Detailed Design Procedure
          1. 8.2.1.2.1 Unused Pins Connection
        3. 8.2.1.3 Application Curve
      2. 8.2.2 Device, ULPI Output Clock Mode Application
        1. 8.2.2.1 Design Requirements
        2. 8.2.2.2 Detailed Design Procedure
          1. 8.2.2.2.1 Unused Pins Connection
        3. 8.2.2.3 Application Curve
    3. 8.3 External Components
  9. 9 Power Supply Recommendations
    1. 9.1 TUSB1210 Power Supply
    2. 9.2 Ground
    3. 9.3 Power Providers
    4. 9.4 Power Modules
      1. 9.4.1 VDD33 Regulator
      2. 9.4.2 VDD18 Supply
      3. 9.4.3 VDD15 Regulator
    5. 9.5 Power Consumption
  10. 10Layout
    1. 10.1 TUSB121x USB2.0 Product Family Board Layout Recommendations
    2. 10.2 Layout Guidelines
    3. 10.3 Layout Example
  11. 11Device and Documentation Support
    1. 11.1 Device Support
    2. 11.2 Documentation Support
      1. 11.2.1 Related Documentation
    3. 11.3 Receiving Notification of Documentation Updates
    4. 11.4 サポート・リソース
    5. 11.5 Trademarks
    6. 11.6 Electrostatic Discharge Caution
    7. 11.7 Glossary
  12. 12Mechanical, Packaging, and Orderable Information
  13. 重要なお知らせ

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
  • RHB|32
    • MPQF130D
サーマルパッド・メカニカル・データ
  • RHB|32
    • QFND029X
発注情報
  • jajsic0j_oa
  • jajsic0j_pm
search No matches found.
  • Full reading width
    • Full reading width
    • Comfortable reading width
    • Expanded reading width
  • Card for each section
  • Card with all content

 

DATA SHEET

TUSB1210 スタンドアロン USB トランシーバ (シリコン・チップ)

このリソースの元の言語は英語です。 翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。 実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

  • ULPI インターフェイスで USB コントローラと接続するよう設計された USB2.0 PHY トランシーバ・チップ、次の仕様に完全準拠
    • Universal Serial Bus Specification Rev. 2.0
    • On-The-Go Supplement to the USB 2.0 Specification Rev. 1.3
    • UTMI+ Low Pin Interface (ULPI) Specification Rev. 1.1
    • ULPI 12 ピン SDR インターフェイス
  • DP/DM ラインの外部成分補償 (特許番号 #US7965100 B1)
  • ホスト、ペリフェラル、OTG デバイス・コアと接続、携帯型機器または USB OTG デバイス・コアが組み込まれたシステム ASIC 用に最適化
  • ホスト・ネゴシエーション・プロトコル (HNP) とセッション要求プロトコル (SRP) をサポートする完全な USB OTG 物理フロント・エンド
  • –2V～20V の範囲で VBUS ピンを保護する VBUS 過電圧保護回路
  • VBUS ピンへのケーブル短絡に対応する DP、DM、ID ピンの内部 5V 短絡保護
  • ULPI インターフェイス
    • 終端なしの 50Ω ライン・インピーダンスに対して最適化された I/O インターフェイス (1.8V)
    • 入力と出力の両方のクロック構成をサポートする ULPI CLOCK ピン (60MHz)
    • 完全にプログラム可能な ULPI 準拠のレジスタ・セット
  • 完全な産業グレードの動作温度範囲 (–40℃～85℃)
  • 32 ピン QFN (RHB) パッケージで供給

2 アプリケーション

  • 携帯電話 / スマートフォン
  • 携帯型コンピュータ
  • タブレット・デバイス
  • ビデオ・ゲーム機
  • デスクトップ・コンピュータ
  • 携帯型音楽プレーヤ

3 概要

TUSB1210 は、ULPI インターフェイスで USB コントローラと接続するように設計された USB2.0 トランシーバ・チップです。このデバイスはすべての USB2.0 データ・レート (High-speed 480Mbps、Full-speed 12Mbps、Low-speed 1.5Mbps) をサポートしており、ホストとペリフェラルの両方のモードに対応しています。さらに、このデバイスは UART モードとレガシー ULPI シリアル・モードにも対応しています。また、TUSB1210 は USB 2.0 仕様に対する任意の補遺である OTG (Ver1.3) (HNP、SRP を含む) もサポートしています。

トランスミッタの DP/DM 外部成分補償機能は、データ・ラインのインピーダンスおよびレシーバの入力インピーダンスと一致させるために直列インピーダンスの偏差を補償します。これにより、データの反射が制限され、アイ・ダイアグラムが改善されます。

製品情報(1)
部品番号 パッケージ 本体サイズ (公称)
TUSB1210 VQFN (32) 5.00mm × 5.00mm
(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。
GUID-C92BC245-EF9B-4AA9-9A6C-C920E43DAEA3-low.gif図

4 Revision History

Changes from Revision I (December 2019) to Revision J (July 2021)

  • 文書全体にわたって表、図、相互参照の採番方法を更新Go
  • Changed the tDC, tDD OUTPUT CLOCK delay value From: MAX = 9 ns To: MAX = 5 ns in the Timing Requirements Go
  • Changed the tDC, tDD OUTPUT CLOCK delay value From: MIN = blank To: MIN = 1.2 ns in the Timing Requirements Go
  • Added the Related Documentation sectionGo

Changes from Revision H (June 2015) to Revision I (December 2019)

  • ドキュメントをデータ・マニュアル・フォーマットから TI データシート・フォーマットに変更Go
  • Changed RHB Package 32-Pin OFN To: RHB Package 32-Pin VQFN in Pin Configuration and Functions Go
  • Changed the HBM value From: ±2 V To : ±2000 V in the ESD Ratings Go
  • Changed the tSC, tSD INPUT CLOCK value From: MAX = 3 ns To: MIN = 3 ns in the Timing Requirements Go
  • Changed the tSC, tSD OUTPUT CLOCK value From: MAX = 6 ns To: MIN = 6 ns in the Timing Requirements Go
  • Deleted section Via Channel from the Mechanical Packaging and Orderable Information section Go

Changes from Revision G (October 2014) to Revision H (June 2015)

  • Move Storage Temperature From: ESD Ratings To: Absolute Maximum Ratings Go
  • Changed the Handling Ratings table To: ESD Ratings Go

Changes from Revision F (July 2013) to Revision G (October 2014)

  • 「ピン構成および機能」セクション、「ESD 定格」表、「機能説明」セクション、「デバイスの機能モード」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションを追加Go

 
Texas Instruments

© Copyright 1995-2025 Texas Instruments Incorporated. All rights reserved.
Submit documentation feedback | IMPORTANT NOTICE | Trademarks | Privacy policy | Cookie policy | Terms of use | Terms of sale