JAJSQ39A December   2023  – April 2024 TXV0108

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電気的特性
    6. 5.6  スイッチング特性、VCCA = 1.2 ± 0.06 V
    7. 5.7  スイッチング特性、VCCA = 1.8 ± 0.15 V
    8. 5.8  スイッチング特性、VCCA = 2.5 ± 0.2V
    9. 5.9  スイッチング特性、VCCA = 3.3 ± 0.3 V
    10. 5.10 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 負荷回路および電圧波形
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 バランスのとれた高駆動能力の CMOS プッシュプル出力
      2. 7.3.2 部分的パワー ダウン (Ioff)
      3. 7.3.3 VCC の絶縁および VCC の接続解除 (Ioff-float)
      4. 7.3.4 過電圧許容入力
      5. 7.3.5 負のクランプ ダイオード
      6. 7.3.6 フル構成可能なデュアル レール設計
      7. 7.3.7 タイミング センシティブな変換をサポート
      8. 7.3.8 ダンピング抵抗とインピーダンス整合機能を内蔵
    4. 7.4 デバイスの機能モード
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
      3. 8.2.3 アプリケーション曲線
    3. 8.3 システム例
      1. 8.3.1 電源シーケンスの課題を TXV0108 で解決
    4. 8.4 電源に関する推奨事項
    5. 8.5 レイアウト
      1. 8.5.1 レイアウトのガイドライン
      2. 8.5.2 レイアウト例
  10. 9 デバイスおよびドキュメントのサポート
    1. 9.1 ドキュメントのサポート
      1. 9.1.1 関連資料
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 商標
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  11. 10改訂履歴
  12. 11メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • RGY|24
サーマルパッド・メカニカル・データ
発注情報

7.4 デバイスの機能モード

表 7-2 機能表
制御入力 (1)ポートのステータス動作
OEDIRA ポートB ポート
LL出力 (イネーブル)入力 (ハイ インピーダンス)B データを A バスへ
LH入力 (ハイ インピーダンス)出力 (イネーブル)A データを B バスへ
HX入力 (ハイ インピーダンス)入力 (ハイ インピーダンス)絶縁
(1) データ I/O の入力回路は常にアクティブであり、有効なロジック レベルに維持する必要があります。