JAJSJ34G
April 1997 – July 2022
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
改訂履歴
5
デバイス比較表
6
ピン構成および機能
7
仕様
7.1
絶対最大定格
7.2
ESD 定格
7.3
推奨動作条件
7.4
熱に関する情報
7.5
電気的特性
7.6
標準的特性
8
詳細説明
8.1
概要
8.2
機能ブロック図
8.3
機能説明
8.3.1
ピンの詳細説明
8.3.1.1
COMP
8.3.1.2
VFB
8.3.1.3
ISENSE
8.3.1.4
RT/CT
8.3.1.5
GROUND
8.3.1.6
OUTPUT
8.3.1.7
VCC
8.3.1.8
VREF
8.3.2
パルス単位の電流制限
8.3.3
電流検出
8.3.4
出力抵抗の低いエラー・アンプ
8.3.5
低電圧誤動作防止
8.3.6
発振器
8.3.7
同期
8.3.8
シャットダウン技法
8.3.9
勾配補償
8.3.10
ソフト・スタート
8.3.11
電圧モード
8.4
デバイスの機能モード
8.4.1
通常動作
8.4.2
UVLO モード
9
アプリケーションと実装
9.1
アプリケーション情報
9.1.1
開ループのテスト装置
9.2
代表的なアプリケーション
9.2.1
設計要件
9.2.2
詳細な設計手順
9.2.2.1
入力バルク容量と最小バルク電圧
9.2.2.2
トランスの巻線比と最大デューティ・サイクル
9.2.2.3
トランスのインダクタンスとピーク電流
9.2.2.4
出力コンデンサ
9.2.2.5
電流検出ネットワーク
9.2.2.6
ゲート駆動抵抗
9.2.2.7
VREF コンデンサ
9.2.2.8
RT/CT
9.2.2.9
スタートアップ回路
9.2.2.10
電圧帰還補償
9.2.2.10.1
電力段の極とゼロ
9.2.2.10.2
勾配補償
9.2.2.10.3
開ループ・ゲイン
9.2.2.10.4
補償ループ
9.2.3
アプリケーション曲線
10
電源に関する推奨事項
11
レイアウト
11.1
レイアウトのガイドライン
11.1.1
フィードバック配線
11.1.2
バイパス・コンデンサ
11.1.3
補償部品
11.1.4
トレースとグランド・プレーン
11.2
レイアウト例
12
デバイスおよびドキュメントのサポート
12.1
Receiving Notification of Documentation Updates
12.2
サポート・リソース
12.3
商標
12.4
Electrostatic Discharge Caution
12.5
Glossary
13
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
D|8
MSOI002K
D|14
MPDS177G
P|8
MPDI001B
サーマルパッド・メカニカル・データ
D|8
QFND304D
D|14
QFND304D
発注情報
jajsj34g_oa
jajsj34g_pm
8
詳細説明