JAJSSK9A January   2024  – June 2024 UCC21330

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電力定格
    6. 5.6  絶縁仕様
    7. 5.7  安全限界値
    8. 5.8  電気的特性
    9. 5.9  スイッチング特性
    10. 5.10 絶縁特性曲線
    11. 5.11 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 伝搬遅延とパルス幅歪み
    2. 6.2 立ち上がりおよび立ち下がり時間
    3. 6.3 入力とディセーブルの応答時間
    4. 6.4 プログラム可能なデッド・タイム
    5. 6.5 電源オン時の UVLO 出力遅延
    6. 6.6 CMTI テスト
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 7.3.2 入力および出力論理表
      3. 7.3.3 入力段
      4. 7.3.4 出力段
      5. 7.3.5 UCC21330 のダイオード構造
    4. 7.4 デバイスの機能モード
      1. 7.4.1 ディセーブル・ピン
      2. 7.4.2 プログラマブル・デッド・タイム (DT) ピン
        1. 7.4.2.1 DT ピンを VCC に接続
        2. 7.4.2.2 DT ピンと GND ピンとの間の設定抵抗に接続される DT ピン
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 INA/INB 入力フィルタの設計
        2. 8.2.2.2 外部ブートストラップ・ダイオードとその直列抵抗の選択
        3. 8.2.2.3 ゲート・ドライバの出力抵抗
        4. 8.2.2.4 ゲート - ソース間抵抗の選択
        5. 8.2.2.5 ゲート ドライバの電力損失の推定
        6. 8.2.2.6 推定接合部温度
        7. 8.2.2.7 VCCI、VDDA/B コンデンサの選択
          1. 8.2.2.7.1 VCCI コンデンサの選択
          2. 8.2.2.7.2 VDDA (ブートストラップ) コンデンサの選択
          3. 8.2.2.7.3 VDDB コンデンサの選択
        8. 8.2.2.8 デッド タイム設定の指針
        9. 8.2.2.9 出力段の負バイアスを使う応用回路
      3. 8.2.3 アプリケーション曲線
  10. 9 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイスのサポート
      1. 11.1.1 サード・パーティ製品に関する免責事項
    2. 11.2 ドキュメントのサポート
      1. 11.2.1 関連資料
    3. 11.3 認定
    4. 11.4 ドキュメントの更新通知を受け取る方法
    5. 11.5 サポート・リソース
    6. 11.6 商標
    7. 11.7 静電気放電に関する注意事項
    8. 11.8 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • D|16
サーマルパッド・メカニカル・データ
発注情報

5.9 スイッチング特性

VVCCI = 3.3V または 5.0V、VCCI と GND との間に 0.1µF のコンデンサを接続、VVDDx = 12V (5V および 8V UVLO の場合) または 15V (12V UVLO の場合)、VDDA および VDDB と VSSA および VSSB との間に 1µF + 100nF のコンデンサを接続、DT ピンはフローティング、EN = VCC または DIS = GND、TJ = -40℃～+150℃、CL = 0pF (特に記述のない限り)
パラメータ テスト条件 最小値 標準値 最大値 単位
tRISE 出力立ち上がり時間 CL = 1.8nF、VDDx = 12V、20% から 80% まで 8 ns
CL = 1.8nF、VDDx = 25V、20% から 80% まで 8
tFALL 出力立ち下がり時間 CL = 1.8nF、VDDx = 12V、10% から 90% まで 8 ns
CL = 1.8nF、VDDx = 25V、10% から 90% まで 8
tPDLH 伝搬遅延 - Low から High 入力パルス幅 = 100ns、500kHz、入力 VIH から出力 10% までの時間を測定 26 33 45 ns
tPDHL 伝搬遅延 - High から Low 入力パルス幅 = 100ns、500kHz、入力 VIL から出力 90% までの時間を測定 26 33 45 ns
tPD_DIS_HL DIS 応答遅延 - High から Low
tEN/DIS_FIL = 20ns (標準値)、VDD = VDD_ON + 0.2V 以上、
入力パルス幅 = 100ns、500kHz		 27 48 80 ns
tPD_DIS_LH DIS 応答遅延 - Low から High 27 48 80 ns
tPWmin 出力に伝わる最小入力パルス幅 VDD = VDD_ON + 0.2V 以上 4 12 30 ns
tDM デュアル チャネル ドライバの伝搬遅延マッチング 入力パルス幅 = 100ns、500kHz、TJ = -40℃～-10℃
|tPDLHA - tPDLHB|、|tPDHLA - tPDHLB|		 0 6.5 ns
入力パルス幅 = 100ns、500kHz、TJ = -10℃～+150℃
|tPDLHA - tPDLHB|、|tPDHLA - tPDHLB|		 0 5 ns
tPWD パルス幅歪み 入力パルス幅 = 100ns、500kHz
|tPDLHA - tPDHLA|、|tPDLHB - tPDHLB| 		 0 5 ns
|CMH| High レベル同相モード トランジェント耐性 VCM = 1500V 125 V/ns
|CML| Low レベル同相モード トランジェント耐性 125 V/ns