JAJSGJ2C October   2018  – November 2021 UCC21530

PRODUCTION DATA  

  1. 1 特長
  2. 2 アプリケーション
  3. 3 概要
  4. 4 改訂履歴
  5. 5 ピン構成および機能
  6. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電力定格
    6. 6.6  絶縁仕様
    7. 6.7  安全関連認証
    8. 6.8  安全限界値
    9. 6.9  電気的特性
    10. 6.10 スイッチング特性
    11. 6.11 絶縁特性曲線
    12. 6.12 代表的特性
  7. 7 パラメータ測定情報
    1. 7.1 伝搬遅延とパルス幅歪み
    2. 7.2 立ち上がりおよび立ち下がり時間
    3. 7.3 入力とイネーブルの応答時間
    4. 7.4 プログラム可能なデッド・タイム
    5. 7.5 電源オン時の出力の UVLO 遅延
    6. 7.6 CMTI テスト
  8. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 8.3.2 入力および出力論理表
      3. 8.3.3 入力段
      4. 8.3.4 出力段
      5. 8.3.5 UCC21530 のダイオード構造
    4. 8.4 デバイスの機能モード
      1. 8.4.1 イネーブル・ピン
      2. 8.4.2 プログラマブル・デッド・タイム (DT) ピン
        1. 8.4.2.1 VCC に接続された DT ピン
        2. 8.4.2.2 DT ピンと GND ピンとの間の設定抵抗に接続される DT ピン
  9. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 INA/INB 入力フィルタの設計
        2. 9.2.2.2 デッド・タイム抵抗およびコンデンサの選択
        3. 9.2.2.3 ゲート・ドライバの出力抵抗
        4. 9.2.2.4 ゲート・ドライバの電力損失の推定
        5. 9.2.2.5 接合部温度の推定
        6. 9.2.2.6 VCCI、VDDA/B コンデンサの選択
          1. 9.2.2.6.1 VCCI コンデンサの選択
        7. 9.2.2.7 他のアプリケーション回路の例
      3. 9.2.3 アプリケーション曲線
  10. 10電源に関する推奨事項
  11. 11レイアウト
    1. 11.1 レイアウトのガイドライン
      1. 11.1.1 部品の配置に関する注意事項
      2. 11.1.2 接地に関する注意事項
      3. 11.1.3 高電圧に関する注意事項
      4. 11.1.4 熱に関する注意事項
    2. 11.2 レイアウト例
  12. 12デバイスおよびドキュメントのサポート
    1. 12.1 ドキュメントのサポート
      1. 12.1.1 関連資料
    2. 12.2 Receiving Notification of Documentation Updates
    3. 12.3 サポート・リソース
    4. 12.4 商標
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 Glossary
      1.      メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

6.10 スイッチング特性

VVCCI = 3.3V または 5V、VCCI から GND への 0.1μF コンデンサ、VVDDA = VVDDB = 15V、VDDA および VDDB から VSSA および VSSB への 1μF コンデンサ、TA = -40℃~+125℃ (特に記述のない限り)。
パラメータ テスト条件 最小値 標準値 最大値 単位
tRISE 出力立ち上がり時間、測定ポイント 20%～80% COUT = 1.8nF 6 16 ns
tFALL 出力立ち下がり時間、測定ポイント 90%～10% CL = 1.8nF 7 12 ns
tPWmin 最小パルス幅 最小値未満で出力オフ、COUT = 0pF 20 ns
tPDHL INx から OUTx の立ち下がりエッジまでの伝搬遅延 14 19 30 ns
tPDLH INx から OUTx 立ち上がりエッジまでの伝搬遅延 14 19 30 ns
tPWD パルス幅歪み |tPDLH - tPDHL| 6 ns
tDM VOUTA と VOUTB の間の伝搬遅延マッチング f = 100kHz 5 ns
tVCCI+ to OUT VCCI 電源オン遅延時間：UVLO の立ち上がりから OUTA、OUTB まで
(図 7-5 を参照)		 INA または INB を VCCI に接続 40 µs
tVDD+ to OUT VDDA、VDDB の電源オン遅延時間：UVLO の立ち上がりから OUTA、OUTB まで
(図 7-6を参照)		 INA または INB を VCCI に接続 50
|CMH| High レベルの同相過渡耐性 (Topic Link Label7.6 を参照) GND 対 VSSA/B のスルーレート、INA と INB の両方を GND または VCCI に接続、VCM = 1500V 100 V/ns
|CML| Low レベルの同相過渡耐性 (Topic Link Label7.6 を参照) GND 対 VSSA/B のスルーレート、INA と INB の両方を GND または VCCI に接続、VCM = 1500V 100