JAJSGJ2C
October 2018 – November 2021
UCC21530
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
改訂履歴
5
ピン構成および機能
6
仕様
6.1
絶対最大定格
6.2
ESD 定格
6.3
推奨動作条件
6.4
熱に関する情報
6.5
電力定格
6.6
絶縁仕様
6.7
安全関連認証
6.8
安全限界値
6.9
電気的特性
6.10
スイッチング特性
6.11
絶縁特性曲線
6.12
代表的特性
7
パラメータ測定情報
7.1
伝搬遅延とパルス幅歪み
7.2
立ち上がりおよび立ち下がり時間
7.3
入力とイネーブルの応答時間
7.4
プログラム可能なデッド・タイム
7.5
電源オン時の出力の UVLO 遅延
7.6
CMTI テスト
8
詳細説明
8.1
概要
8.2
機能ブロック図
8.3
機能説明
8.3.1
VDD、VCCI、低電圧誤動作防止 (UVLO)
8.3.2
入力および出力論理表
8.3.3
入力段
8.3.4
出力段
8.3.5
UCC21530 のダイオード構造
8.4
デバイスの機能モード
8.4.1
イネーブル・ピン
8.4.2
プログラマブル・デッド・タイム (DT) ピン
8.4.2.1
VCC に接続された DT ピン
8.4.2.2
DT ピンと GND ピンとの間の設定抵抗に接続される DT ピン
9
アプリケーションと実装
9.1
アプリケーション情報
9.2
代表的なアプリケーション
9.2.1
設計要件
9.2.2
詳細な設計手順
9.2.2.1
INA/INB 入力フィルタの設計
9.2.2.2
デッド・タイム抵抗およびコンデンサの選択
9.2.2.3
ゲート・ドライバの出力抵抗
9.2.2.4
ゲート・ドライバの電力損失の推定
9.2.2.5
接合部温度の推定
9.2.2.6
VCCI、VDDA/B コンデンサの選択
9.2.2.6.1
VCCI コンデンサの選択
9.2.2.7
他のアプリケーション回路の例
9.2.3
アプリケーション曲線
10
電源に関する推奨事項
11
レイアウト
11.1
レイアウトのガイドライン
11.1.1
部品の配置に関する注意事項
11.1.2
接地に関する注意事項
11.1.3
高電圧に関する注意事項
11.1.4
熱に関する注意事項
11.2
レイアウト例
12
デバイスおよびドキュメントのサポート
12.1
ドキュメントのサポート
12.1.1
関連資料
12.2
Receiving Notification of Documentation Updates
12.3
サポート・リソース
12.4
商標
12.5
Electrostatic Discharge Caution
12.6
Glossary
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
DWK|14
MPCS001
サーマルパッド・メカニカル・データ
発注情報
jajsgj2c_oa
11.1.1
部品の配置に関する注意事項
外付けパワー・トランジスタをターンオンさせる際の大きなピーク電流に対応するため、VCCI ピンと GND ピンの間と VDD ピンと VSS ピンの間に低 ESR かつ低 ESL のコンデンサを本デバイスに近接して接続する必要があります。
ブリッジ構成のスイッチ・ノード VSSA (HS) ピンでの大きな負の過渡を防止するため、上側トランジスタのソースと下側トランジスタのソースとの間の寄生インダクタンスを最小限に抑える必要があります。
離れた場所にあるマイコンで EN ピンを駆動する際のノイズ耐性を向上させるため、EN ピンと GND との間に小容量のバイパス・コンデンサ (1nF 以上) を追加することを推奨します。
デッド・タイム機能を使う場合、内部デッド・タイム回路にノイズが意図せず結合することを防ぐため、設定抵抗 R
DT
とバイパス・コンデンサを UCC21530 の DT ピンに近接して配置することを推奨します。このバイパス・コンデンサは 2.2nF 以上とします。