JAJSIQ6C June 2020 – February 2021 UCC21540-Q1
PRODUCTION DATA
電源電圧 VCCI が立ち下がりスレッショルド VVCCI_OFF 未満から立ち上がりスレッショルド VVCCI_ON を越えて上昇するたびに、また電源電圧 VDDx が立ち下がりスレッショルド VVDDx_OFF 未満から立ち上がりスレッショルド VVDDx_ON を越えて上昇するたびに、出力が入力への応答を開始するまでに遅延が挿入されます。VCCI UVLO の場合、この遅延は tVCCI+ to OUT として定義され、40µs (標準値) です。VDDx UVLO の場合、この遅延は tVDD+ to OUT として定義され、23µs (標準値) です。ドライバの VCCI および VDD バイアス電源が完全に立ち上がるように、入力信号を駆動する前にある程度のマージンを持たせることを推奨します。図 8-7 と図 8-8 に、VCCI と VDD の電源オン時の UVLO 遅延タイミング図を示します。
電源電圧 VCCI が立ち下がりスレッショルド VVCCI_OFF を横切って低下するたびに、また電源電圧 VDDx が立ち下がりスレッショルド VVDDx_OFF を横切って低下するたびに、出力は入力への応答を停止し、1µs 以内に LOW に保持されます。この非対称な遅延は、VCCI または VDDx のブラウンアウト中でも安全な動作を確保するために設計されています。
VCCI が喪失しても VDDx が存在する場合、出力は LOW に保持されます。VDDx が喪失すると、アクティブ・プルダウン機能により出力は LOW にクランプされます。UVLO 機能の詳細については、Topic Link Label9.3.1 を参照してください。