JAJSIQ6D June   2020  – August 2024 UCC21540-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 デバイス比較表
  6. 5 ピン構成および機能
  7. 6 仕様
    1. 6.1  絶対最大定格
    2. 6.2  ESD 定格
    3. 6.3  推奨動作条件
    4. 6.4  熱に関する情報
    5. 6.5  電力定格
    6. 6.6  絶縁仕様
    7. 6.7  安全限界値
    8. 6.8  電気的特性
    9. 6.9  スイッチング特性
    10. 6.10 絶縁特性曲線
    11. 6.11 代表的特性
  8. 7 パラメータ測定情報
    1. 7.1 最小パルス
    2. 7.2 伝搬遅延とパルス幅歪み
    3. 7.3 立ち上がりおよび立ち下がり時間
    4. 7.4 入力とディスエーブルの応答時間
    5. 7.5 プログラム可能なデッド タイム
    6. 7.6 電源オン時の出力の UVLO 遅延
    7. 7.7 CMTI テスト
  9. 8 詳細説明
    1. 8.1 概要
    2. 8.2 機能ブロック図
    3. 8.3 機能説明
      1. 8.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 8.3.2 入力および出力論理表
      3. 8.3.3 入力段
      4. 8.3.4 出力段
      5. 8.3.5 UCC21540-Q1 のダイオード構造
    4. 8.4 デバイスの機能モード
      1. 8.4.1 ディセーブル ピン
      2. 8.4.2 プログラマブル・デッド・タイム (DT) ピン
        1. 8.4.2.1 DT ピンを VCCI に接続
        2. 8.4.2.2 DT ピンと GND ピンの間に設定抵抗を接続
  10. 9 アプリケーションと実装
    1. 9.1 アプリケーション情報
    2. 9.2 代表的なアプリケーション
      1. 9.2.1 設計要件
      2. 9.2.2 詳細な設計手順
        1. 9.2.2.1 INA/INB 入力フィルタの設計
        2. 9.2.2.2 デッド タイム抵抗およびコンデンサの選択
        3. 9.2.2.3 外部ブートストラップ ダイオードとその直列抵抗の選択
        4. 9.2.2.4 ゲート・ドライバの出力抵抗
        5. 9.2.2.5 ゲート - ソース間抵抗の選択
        6. 9.2.2.6 ゲート・ドライバの電力損失の推定
        7. 9.2.2.7 接合部温度の推定
        8. 9.2.2.8 VCCI、VDDA/B コンデンサの選択
          1. 9.2.2.8.1 VCCI コンデンサの選択
          2. 9.2.2.8.2 VDDA (ブートストラップ) コンデンサの選択
          3. 9.2.2.8.3 VDDB コンデンサの選択
        9. 9.2.2.9 出力段の負バイアスを使う応用回路
      3. 9.2.3 アプリケーション曲線
  11. 10電源に関する推奨事項
  12. 11レイアウト
    1. 11.1 レイアウトのガイドライン
      1. 11.1.1 部品の配置に関する注意事項
      2. 11.1.2 接地に関する注意事項
      3. 11.1.3 高電圧に関する注意事項
      4. 11.1.4 熱に関する注意事項
    2. 11.2 レイアウト例
  13. 12デバイスおよびドキュメントのサポート
    1. 12.1 サード・パーティ製品に関する免責事項
    2. 12.2 ドキュメントのサポート
      1. 12.2.1 関連資料
    3. 12.3 ドキュメントの更新通知を受け取る方法
    4. 12.4 サポート・リソース
    5. 12.5 商標
    6. 12.6 静電気放電に関する注意事項
    7. 12.7 用語集
  14. 13改訂履歴
  15. 14メカニカル、パッケージ、および注文情報

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DWK|14
サーマルパッド・メカニカル・データ
発注情報

8.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)

UCC21540-Q1 は、両方の出力の VDD ピンと VSS ピンの間の各電源電圧に対して低電圧誤動作防止 (UVLO) 保護機能を内蔵しています。VDD バイアス電圧がデバイスの起動時に VVDD_ON より低い場合、または起動後に VVDD_OFF を下回った場合、入力ピンの状態に関係なく、VDD UVLO 機能はチャネル出力を LOW に保持します。VDDx UVLO 機能はチャネル A とチャネル B で独立して動作するため、ハイサイド バイアスを充電する前にローサイドを出力する必要があるブートストラップ付きシステムを実現できます。

ドライバの出力段にバイアスが印加されていない場合、または UVLO 状態である場合、ドライバ出力の電圧上昇を制限するアクティブ クランプ回路によってドライバ出力は LOW に保持されます (図 8-1 を参照)。この条件では、下側の NMOS のゲートが RCLAMP でドライバ出力に接続される一方で、上側の PMOS はオフに保持され、その抵抗は RHi-Z となります。この構成では、出力は下側の NMOS デバイスのスレッショルド電圧 (バイアス電力が利用可能かどうかにかかわらず約 1.6V (標準値)) に実質的にクランプされます。

UCC21540-Q1 アクティブ プルダウン機能の概略図図 8-1 アクティブ プルダウン機能の概略図

VDD UVLO 保護機能はヒステリシス (VVDD_HYS) を備えています。このヒステリシスは、電源のグランド ノイズが発生したときのチャタリングを防止します。このヒステリシスにより、本デバイスはバイアス電圧の小さな電圧降下を許容することもできます。このような電圧降下は、デバイスがスイッチングを開始し動作消費電流が急増した際によく発生します。

UCC21540-Q1 の入力は低電圧誤動作防止 (UVLO) 保護機能も内蔵しています。入力は、起動時に電源電圧 VCCI が VVCCI_ON を上回らないかぎり、出力に影響を与えることはできません。起動後に電源電圧 VCCI が VVCCI_OFF を下回った場合、出力は LOW に保持され、入力に応答できません。確実に安定して動作するように、VDD の UVLO と同様にヒステリシス (VVCCI_HYS) が備わっています。

表 8-1 VCCI UVLO 機能の論理図(1)
条件 入力 出力
INA INB OUTA OUTB
デバイス起動中 VCCI-GND < VVCCI_ON H L L L
デバイス起動中 VCCI-GND < VVCCI_ON L H L L
デバイス起動中 VCCI-GND < VVCCI_ON H H L L
デバイス起動中 VCCI-GND < VVCCI_ON L L L L
デバイス起動後 VCCI-GND < VVCCI_OFF H L L L
デバイス起動後 VCCI-GND < VVCCI_OFF L H L L
デバイス起動後 VCCI-GND < VVCCI_OFF H H L L
デバイス起動後 VCCI-GND < VVCCI_OFF L L L L
(1) VDDx > VDD_ON とします。
表 8-2 VDDx UVLO 機能の論理図(1)
条件 INA INB OUTA OUTB
入力 出力
デバイス起動中 VDD-VSS < VVDD_ONHLLL
デバイス起動中 VDD-VSS < VVDD_ONLHLL
デバイス起動中 VDD-VSS < VVDD_ONHHLL
デバイス起動中 VDD-VSS < VVDD_ONLLLL
デバイス起動後 VDD-VSS < VVDD_OFFHLLL
デバイス起動後 VDD-VSS < VVDD_OFFLHLL
デバイス起動後 VDD-VSS < VVDD_OFFHHLL
デバイス起動後 VDD-VSS < VVDD_OFFLLLL
(1) VCCI > VCCI_ON とします。