JAJSIQ6 データシート

JAJSIQ6D June 2020 – August 2024 UCC21540-Q1

PRODUCTION DATA

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）

DWK|14

サーマルパッド・メカニカル・データ

発注情報

6.8 電気的特性

V_VCCI = 3.3V または 5.0V、VCCI から GND に 0.1µF のコンデンサを接続、VDDA/B から VSSA/B に 1µF のコンデンサを接続、V_VDDA = V_VDDB = 15V、VDDA および VDDB から VSSA および VSSB に 1µF のコンデンサを接続、DT ピンを VCCI に接続、C_L = 0pF、T_J = -40℃～+150℃ (特に記述のない限り)⁽¹⁾⁽²⁾。

パラメータ		テスト条件	最小値	標準値	最大値	単位
供給電流
I_VCCI	VCCI 静止電流	V_INA = 0V、V_INB = 0V		1.5	2.0	mA
I_VDDA、I_VDDB	VDDA と VDDB の静止電流	V_INA = 0V、V_INB = 0V		1.0	2.5	mA
I_VCCI	VCCI 動作電流	チャネルあたりの電流 (f = 500kHz、50% デューティサイクル)		3.0	3.5	mA
I_VDDA、I_VDDB	VDDA と VDDB の動作電流	チャネルあたりの電流 (f = 500kHz、50% デューティサイクル)、C_L = 100pF		2.5	4.2	mA
VCC 電源電圧の低電圧スレッショルド
V_{VCCI_ON}	UVLO 立ち上がりスレッショルド		2.55	2.7	2.85	V
V_{VCCI_OFF}	UVLO 立ち下がりスレッショルド		2.35	2.5	2.65	V
V_{VCCI_HYS}	UVLO スレッショルドのヒステリシス			0.2		V
UCC21540A-Q1 の VDD 電源電圧の低電圧スレッショルド
V_{VDDA_ON}、V_{VDDB_ON}	UVLO 立ち上がりスレッショルド		5.7	6.0	6.3	V
V_{VDDA_OFF}、V_{VDDB_OFF}	UVLO 立ち下がりスレッショルド		5.4	5.7	6.0	V
V_{VDDA_HYS}、V_{VDDB_HYS}	UVLO スレッショルドのヒステリシス			0.3		V
UCC21540-Q1 の VDD 電源電圧の低電圧スレッショルド
V_{VDDA_ON}、V_{VDDB_ON}	UVLO 立ち上がりスレッショルド		7.7	8.5	8.9	V
V_{VDDA_OFF}、V_{VDDB_OFF}	UVLO 立ち下がりスレッショルド		7.2	7.9	8.4	V
V_{VDDA_HYS}、V_{VDDB_HYS}	UVLO スレッショルドのヒステリシス			0.6		V
INA、INB、DISABLE
V_INAH、V_INBH、V_DISH	入力 High スレッショルド電圧		1.2	1.8	2	V
V_INAL、V_INBL、V_DISL	入力 Low スレッショルド電圧		0.8	1	1.2	V
V_{INA_HYS}、V_{INB_HYS}、V_{DIS_HYS}	入力スレッショルドのヒステリシス			0.8		V
出力
I_OA+、I_OB+	ピーク出力ソース電流	C_VDD = 10µF、C_LOAD = 0.18µF、f = 1kHz、ベンチ測定		4		A
I_OA-、I_OB-	ピーク出力シンク電流	C_VDD = 10µF、C_LOAD = 0.18µF、f = 1kHz、ベンチ測定		6		A
R_OHA、R_OHB	HIGH 状態の出力抵抗	I_OUT = –10mA、R_OHA、R_OHB は、駆動プルアップ性能を表すものではありません。詳細については、とセクション 8.3.4 の t_RISE を参照してください。		5		Ω
R_OLA、R_OLB	Low 状態の出力抵抗	I_OUT = 10 mA		0.55		Ω
V_OHA、V_OHB	High 状態の出力電圧	V_VDDA、V_VDDB = 15V、I_OUT = –10mA		14.95		V
V_OLA、V_OLB	Low 状態の出力電圧	V_VDDA、V_VDDB = 15V、I_OUT = 10mA		5.5		mV
V_OAPDA、V_OAPDB	ドライバ出力 (V_OUTA、V_OUTB) のアクティブプルダウン	V_VDDA と V_VDDB は未給電、I_OUTA、I_OUTB = 200mA		1.6	2	V
デッドタイムとオーバーラップの設定
デッドタイム、DT		DT ピンを VCCI に接続	オーバーラップは INA、INB によって決定			-
		R_DT = 10kΩ	80	100	120	ns
		R_DT = 20kΩ	160	200	240
		R_DT = 50kΩ	400	500	600

(1) テスト条件での電流の方向は、そのピンに入る方向が正、そのピンから出る方向が負と定義されています (特に記述のない限り)。

(2) 標準値のみが記載されたパラメータは、参照用にのみ提供しているものであり、TI が製品保証を目的として公表するデバイス仕様書の一部を構成するものではありません。