JAJSNZ0D May   2023  – August 2024 UCC21550-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格 (車載用)
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電力定格
    6. 5.6  絶縁仕様
    7. 5.7  安全限界値
    8. 5.8  電気的特性
    9. 5.9  スイッチング特性
    10. 5.10 絶縁特性曲線
    11. 5.11 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 伝搬遅延とパルス幅歪み
    2. 6.2 立ち上がりおよび立ち下がり時間
    3. 6.3 入力とディセーブルの応答時間
    4. 6.4 プログラム可能なデッド・タイム
    5. 6.5 電源オン時の UVLO 出力遅延
    6. 6.6 CMTI テスト
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 7.3.2 入力および出力論理表
      3. 7.3.3 入力段
      4. 7.3.4 出力段
      5. 7.3.5 UCC21550-Q1 のダイオード構造
    4. 7.4 デバイスの機能モード
      1. 7.4.1 ディセーブル・ピン
      2. 7.4.2 プログラマブル・デッド・タイム (DT) ピン
        1. 7.4.2.1 DT ピンを VCC に接続
        2. 7.4.2.2 DT ピンと GND ピンとの間の設定抵抗に接続される DT ピン
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 INA/INB 入力フィルタの設計
        2. 8.2.2.2 外部ブートストラップ・ダイオードとその直列抵抗の選択
        3. 8.2.2.3 ゲート・ドライバの出力抵抗
        4. 8.2.2.4 ゲート - ソース間抵抗の選択
        5. 8.2.2.5 ゲート ドライバの電力損失の推定
        6. 8.2.2.6 推定接合部温度
        7. 8.2.2.7 VCCI、VDDA/B コンデンサの選択
          1. 8.2.2.7.1 VCCI コンデンサの選択
          2. 8.2.2.7.2 VDDA (ブートストラップ) コンデンサの選択
          3. 8.2.2.7.3 VDDB コンデンサの選択
        8. 8.2.2.8 デッド タイム設定の指針
        9. 8.2.2.9 出力段の負バイアスを使う応用回路
      3. 8.2.3 アプリケーション曲線
  10. 9 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイスのサポート
      1. 11.1.1 サード・パーティ製品に関する免責事項
    2. 11.2 ドキュメントのサポート
      1. 11.2.1 関連資料
    3. 11.3 認定
    4. 11.4 ドキュメントの更新通知を受け取る方法
    5. 11.5 サポート・リソース
    6. 11.6 商標
    7. 11.7 静電気放電に関する注意事項
    8. 11.8 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報
    1. 13.1 テープおよびリール情報
    2. 13.2 メカニカル データ

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ（パッケージ｜ピン）
  • DWK|14
  • DW|16
サーマルパッド・メカニカル・データ
発注情報

5.8 電気的特性

VVCCI = 3.3V または 5.0V、VCCI と GND との間に 0.1µF のコンデンサを接続、VVDDx = 12V (5V および 8V UVLO の場合)15V (12V UVLO の場合)、VDDA および VDDB と VSSA および VSSB との間に 1.1µF のコンデンサを接続、DT ピンはフローティング、EN = VCC または DIS = GND、TJ = -40℃～+150℃、CL = 0pF (特に記述のない限り) (1) 
パラメータ テスト条件 最小値 標準値 最大値 単位
供給電流
IVCC VCC 静止電流 VINx = 0V、DIS = GND、VCC = 3.3V  1.4 2 mA
VINx = 0V、DIS = GND、VCC = 5V 1.4 2
VINx = VCC、DIS = GND、VCC = 3.3V 4.2 4.8
VINx = VCC、DIS = GND、VCC = 5V 4.2 4.8
VINx は PWM (0V - VCC、fSW = 500kHz、DIS = GND、VCC = 3.3V) 2.7 3.2
VINx は PWM (0V - VCC、fSW = 500kHz、DIS = GND、VCC = 5V) 2.7 3.2
IVDDx VDDx 静止電流 VINx = 0V、DIS = GND 1.2 2 mA
VINx = 0V、DIS = GND、 VDD=25V 1.4 2.3
VINx = VCC、DIS = GND 1.4 2.2
VINx = VCC、DIS = GND、VDD = 25V 1.5 2.5
VINx は PWM (0V - VCC、fSW = 500kHz、DIS = GND) 2.7 4.4
VINx は PWM (0V - VCC、fSW = 500kHz、DIS = GND、VDD = 25V) 2.7 4.4
VCC 電源電圧の低電圧スレッショルド
VVCC_ON VCC UVLO 立ち上がりスレッショルド 2.55 2.7 2.85 V
VVCC_OFF VCC UVLO 立ち下がりスレッショルド 2.35 2.5 2.65
VVCC_HYS VCC UVLO スレッショルドのヒステリシス 0.2
tVCC+ to OUT VCC UVLO オン遅延 18 42 80 μs
tVCC– to OUT VCC UVLO オフ遅延 0.5 1.2 7
tVCCFIL VCC UVLO グリッチ除去フィルタ 0.4 0.9 3.1
VDD 電源電圧の低電圧スレッショルドと遅延
VVDD_ON VDDx UVLO 立ち上がりスレッショルド 5V UVLO オプション 5.7 6.0 6.3 V
VVDD_OFF VDDx UVLO 立ち下がりスレッショルド 5.4 5.7 6.0
VVDD_HYS VDDx UVLO スレッショルドのヒステリシス 0.30
VVDD_ON VDDx UVLO 立ち上がりスレッショルド 8V UVLO オプション 7.7 8.5 8.9 V
VVDD_OFF VDDx UVLO 立ち下がりスレッショルド 7.2 7.9 8.4
VVDD_HYS VDDx UVLO スレッショルドのヒステリシス 0.6
VVDD_ON VDDx UVLO 立ち上がりスレッショルド 12V UVLO オプション (メタル オプション) 11.7 12.5 13.3 V
VVDD_OFF VDDx UVLO 立ち下がりスレッショルド 10.7 11.5 12.3
VVDD_HYS VDDx UVLO スレッショルドのヒステリシス 1.0
tVDD+ to OUT VDDx UVLO オン遅延 10 μs
tVDD– to OUT VDDx UVLO オフ遅延 0.1 0.5 2
tVDDFIL VDDx UVLO グリッチ除去フィルタ 0.1 0.17
INA、INB、/DIS
VINx_H、
VDIS_H、		 入力 High スレッショルド電圧 2 2.3 V
VINx_L、
VDIS_L、		 入力 Low スレッショルド電圧 0.8 1
VINx_HYS、
VDIS_HYS、		 入力スレッショルドのヒステリシス 1
RINxD INx ピンのプルダウン抵抗 INx = 3.3V 50 90 185 kΩ
RDISD DIS ピンのプルアップ抵抗 DIS = 3.3V 50 90 185 kΩ
出力ドライバ段
IO+ ピーク出力ソース電流  CVDDx = 10µF、CL = 0.22µF、f = 1kHz -4 A
IO– ピーク出力シンク電流 CVDDx = 10µF、CL = 0.22µF、f = 1kHz 6 A
ROH プルアップ抵抗 IOUTx = -0.05A 5 Ω
ROL プルダウン抵抗 IOUTx = 0.05A 0.55
アクティブ プルダウン
VOUTPD OUTx の出力アクティブ プルダウン IOUT = 200mA、VDDx はフローティング (未給電)。 1.6 2 V
VOUTPD OUTx の出力アクティブ プルダウン IOUT = 200mA、CVDD = 100nF (未給電)。 1.6 2 V
デッド タイムとオーバーラップのプログラミング
DTS DT 機能を無効化 DT ピンをオープンにする。または、DT ピンを VCC にプルする。 INA、INB によって決定される出力オーバーラップ -
デッド タイムの設定 (RDT ≦ 0.15kΩ の場合) RDT = 0～0.15kΩ -6 0.2 6 ns
デッド タイム設定の設定 (1.7kΩ ≦ RDT ≦ 100kΩ の場合)
DT (ns) = 8.6×RDT (kΩ) + 13		 RDT = 10kΩ 86 99 112 ns
RDT = 20kΩ 167 185 203
RDT = 50kΩ 399 443 487
(1) テスト条件での電流の方向は、そのピンに入る方向が正、そのピンから出る方向が負と定義されています
(特に記述のない限り)。