JAJSQD3C May 2023 – August 2024 UCC21550
PRODUCTION DATA
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
図 8-5 に、図 8-1 に示す設計例の以下の条件におけるベンチ テスト波形を示します。VCC = 5V、VDD = 20V、fSW = 100kHz、VDC-Link = 0V。
チャネル 1 (黄):UCC21550 INA ピンの信号
チャネル 2 (青):UCC21550 INB ピンの信号
チャネル 3 (ピンク):ハイサイド パワー トランジスタのゲート - ソース間の信号
チャネル 4 (緑):ローサイド パワー トランジスタのゲート - ソース間の信号