JAJSOI4B May   2023  – January 2024 UCC21551

PRODUCTION DATA  

  1.   1
  2. 1 特長
  3. 2 アプリケーション
  4. 3 概要
  5. 4 ピン構成および機能
  6. 5 仕様
    1. 5.1  絶対最大定格
    2. 5.2  ESD 定格
    3. 5.3  推奨動作条件
    4. 5.4  熱に関する情報
    5. 5.5  電力定格
    6. 5.6  絶縁仕様
    7. 5.7  安全限界値
    8. 5.8  電気的特性
    9. 5.9  スイッチング特性
    10. 5.10 絶縁特性曲線
    11. 5.11 代表的特性
  7. 6 パラメータ測定情報
    1. 6.1 伝搬遅延とパルス幅歪み
    2. 6.2 立ち上がりおよび立ち下がり時間
    3. 6.3 入力とイネーブルの応答時間
    4. 6.4 プログラム可能なデッド・タイム
    5. 6.5 電源オン時の UVLO 出力遅延
    6. 6.6 CMTI テスト
  8. 7 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1 VDD、VCCI、低電圧誤動作防止 (UVLO)
      2. 7.3.2 入力および出力論理表
      3. 7.3.3 入力段
      4. 7.3.4 出力段
      5. 7.3.5 UCC21551x のダイオード構造
    4. 7.4 デバイスの機能モード
      1. 7.4.1 イネーブル・ピン
      2. 7.4.2 プログラム可能なデッド・タイム (DT) ピン
        1. 7.4.2.1 DT ピンを VCC に接続
        2. 7.4.2.2 DT ピンと GND ピンとの間の設定抵抗に接続される DT ピン
  9. 8 アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1 INA/INB 入力フィルタの設計
        2. 8.2.2.2 外部ブートストラップ・ダイオードとその直列抵抗の選択
        3. 8.2.2.3 ゲート・ドライバの出力抵抗
        4. 8.2.2.4 ゲート - ソース間抵抗の選択
        5. 8.2.2.5 ゲート・ドライバの電力損失の推定
        6. 8.2.2.6 推定接合部温度
        7. 8.2.2.7 VCCI、VDDA/B コンデンサの選択
          1. 8.2.2.7.1 VCCI コンデンサの選択
          2. 8.2.2.7.2 VDDA (ブートストラップ) コンデンサの選択
          3. 8.2.2.7.3 VDDB コンデンサの選択
        8. 8.2.2.8 デッド・タイム設定の指針
        9. 8.2.2.9 出力段の負バイアスを使う応用回路
      3. 8.2.3 アプリケーション曲線
  10. 9 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイスのサポート
      1. 11.1.1 サード・パーティ製品に関する免責事項
    2. 11.2 ドキュメントのサポート
      1. 11.2.1 関連資料
    3. 11.3 認定
    4. 11.4 ドキュメントの更新通知を受け取る方法
    5. 11.5 サポート・リソース
    6. 11.6 商標
    7. 11.7 静電気放電に関する注意事項
    8. 11.8 用語集
  13. 12改訂履歴
  14. 13メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ（パッケージ｜ピン）
サーマルパッド・メカニカル・データ
発注情報

4 ピン構成および機能

GUID-20220222-SS0I-BSFS-JPRD-CFLTFXVZC9BF-low.svg図 4-1 DWK パッケージ、14 ピン SOIC上面図
表 4-1 ピンの機能
ピンタイプ(1)説明
名称番号
EN 5 I High にアサートすると両方のドライバ出力が有効になり、Low に設定すると両方の出力が無効になります。このピンを使わない場合、ノイズ耐性を向上させるために VCCI に接続することを推奨します。このピンは、フローティングのままにすると内部で Low にプルされます。EN ピンに RC フィルタ (R = 0Ω～100Ω、C = 100pF～1000pF) を使用して高周波ノイズをフィルタリングすることを推奨します。
DT 6 I DT ピンの設定：
  • DT ピンがフローティングになった場合または VCCI に短絡した場合、デッド タイム インターロック機能が無効化されます (出力がオーバーラップする可能性があります)。
  • ドライバ出力の間に最小限のデッド タイムを設定するには、DT と GND の間に 1.7kΩ～100kΩ の抵抗 (RDT) を配置します。
  • 2 つの出力を連動させるには、0Ω～150Ω の抵抗を配置するか、DT ピンを GND に短絡します。
GND 4 G 1 次側のグランド基準。1 次側のすべての信号はこのグランドを基準とします。
INA 1 I A チャネルの入力信号。INA 入力は TTL/CMOS 互換の入力スレッショルドを持っています。このピンは、オープンのままにすると内部で Low にプルされます。INA に RC フィルタ (R = 10Ω～100Ω、C = 10pF～100pF) を使用して高周波ノイズをフィルタリングすることを推奨します。
INB 2 I B チャネルの入力信号。INB 入力は TTL/CMOS 互換の入力スレッショルドを持っています。このピンは、オープンのままにすると内部で Low にプルされます。INB に RC フィルタ (R = 10Ω～100Ω、C = 10pF～100pF) を使用して高周波ノイズをフィルタリングすることを推奨します。
NC 7 - 内部接続なし
OUTA 15 O ドライバ A の出力。ゲート抵抗を介して A チャネルのトランジスタのゲートに接続します。
OUTB 10 O ドライバ B の出力。ゲート抵抗を介して B チャネルのトランジスタのゲートに接続します。
VCCI 3 P 1 次側の電源電圧。本デバイスにできる限り近づけて配置した低 ESR/ESL コンデンサを使って GND に対して局所的にデカップリングします。
VCCI 8 P 1 次側の電源電圧。このピンはピン 3 と内部で短絡しています。
VDDA 16 P ドライバ A の 2 次側電源。本デバイスにできる限り近づけて配置した低 ESR/ESL コンデンサを使って VSSA に対して局所的にデカップリングします。
VDDB 11 P ドライバ B の 2 次側電源。本デバイスにできる限り近づけて配置した低 ESR/ESL コンデンサを使って VSSB に対して局所的にデカップリングします。
VSSA 14 G 2 次側 A チャネルのグランド基準。
VSSB 9 G 2 次側 B チャネルのグランド基準。
(1) P = 電源、G = グランド、I = 入力、O = 出力