JAJSUW2
June 2024
UCC27524
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
概要 (続き)
5
Pin Configuration and Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Switching Characteristics
6.7
Timing Diagrams
6.8
Typical Characteristics
7
Detailed Description
7.1
Overview
7.2
Functional Block Diagram
7.3
Feature Description
7.3.1
Operating Supply Current
7.3.2
Input Stage
7.3.3
Enable Function
7.3.4
Output Stage
7.3.5
Low Propagation Delays and Tightly Matched Outputs
7.4
Device Functional Modes
8
Application and Implementation
8.1
Application Information
8.2
Typical Application
8.2.1
Design Requirements
8.2.2
Detailed Design Procedure
8.2.2.1
VDD and Undervoltage Lockout
8.2.2.2
Drive Current and Power Dissipation
8.2.3
Application Curves
9
Power Supply Recommendations
10
Layout
10.1
Layout Guidelines
10.2
Layout Example
10.3
Thermal Considerations
11
Device and Documentation Support
11.1
Device Support
11.1.1
サード・パーティ製品に関する免責事項
11.2
ドキュメントの更新通知を受け取る方法
11.3
サポート・リソース
11.4
Trademarks
11.5
静電気放電に関する注意事項
11.6
用語集
12
Revision History
13
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
D|8
P|8
DGN|8
DSD|8
サーマルパッド・メカニカル・データ
DSD|8
QFND350C
DGN|8
PPTD362A
発注情報
jajsuw2_oa
jajsuw2_pm
1
特長
業界標準のピン配置
2 つの独立したゲート駆動チャネル
ソースおよびシンク駆動ピーク電流:5A
出力ごとに独立したイネーブル機能
TTL および CMOS 互換のロジック スレッショルド (電源電圧に無関係)
ヒステリシス付きのロジック スレッショルドによる高いノイズ耐性
負入力電圧 (-5V) に対応
入力およびイネーブル ピンの電圧レベルが VDD ピンのバイアス電源電圧に制限されない
4.5V~18V の単一電源電圧範囲
VDD UVLO 時に出力を Low に保持 (パワーアップ / パワーダウン時のグリッチを防止)
高速伝搬遅延時間:17ns (標準値)
高速立ち上がり / 立ち下がり時間:6ns/10ns (標準値)
2 チャネル間遅延マッチング:1ns (代表値)
2 出力の並列による高駆動電流
入力フローティング時に出力を Low に保持
SOIC-8、HVSSOP-8
PowerPAD™
パッケージ オプション
動作時の接合部温度範囲:–40~150℃