JAJSBW9A
February 2013 – September 2024
UCC27532
PRODUCTION DATA
1
1
特長
2
アプリケーション
3
概要
4
Pin Configuration and Functions
5
Specifications
5.1
Absolute Maximum Ratings
5.2
Recommended Operating Conditions
5.3
Thermal Information
5.4
Electrical Characteristics
5.5
Typical Characteristics
6
Detailed Description
6.1
Functional Block Diagram
6.2
Feature Description
6.2.1
VDD Under Voltage Lockout
6.2.2
Input Stage
6.2.3
Enable Function
6.2.4
Output Stage
6.2.5
Power Dissipation
6.3
Device Functional Modes
7
Application and Implementation
7.1
Application Information
7.2
Typical Applications
8
Layout
8.1
Layout Guidelines
8.2
Thermal Considerations
9
Device and Documentation Support
9.1
サード・パーティ製品に関する免責事項
9.2
ドキュメントの更新通知を受け取る方法
9.3
サポート・リソース
9.4
Trademarks
9.5
静電気放電に関する注意事項
9.6
用語集
10
Revision History
11
Mechanical, Packaging, and Orderable Information
パッケージ・オプション
デバイスごとのパッケージ図は、PDF版データシートをご参照ください。
メカニカル・データ(パッケージ|ピン)
DBV|6
サーマルパッド・メカニカル・データ
発注情報
jajsbw9a_oa
jajsbw9a_pm
1
特長
低コストのゲート ドライバ (FET と IGBT の駆動に最適なソリューションを提供)
ディスクリート トランジスタ ペアによる駆動の代替として最適 (コントローラとのインターフェイスが容易)
CMOS 互換の入力ロジック スレッショルド (VDD が 18V を超えた場合は固定)
分割出力により、ターンオンとターンオフを個別に調整可能
TTL 互換の固定スレッショルドによるイネーブル
高いピーク駆動電流:ソース 2.5A、シンク 5A (VDD 18V 時)
広い VDD 範囲:10V~35V
グランドより低い電圧 (DC -5V) にも耐える入力ピン
入力がフローティング時または VDD UVLO 時は出力を Low に保持
高速伝搬遅延時間:17ns (標準値)
高速な立ち上がり / 立ち下がり時間:15ns/7ns (標準値、1800pF 負荷)
低電圧誤動作防止 (UVLO)
ハイサイドまたはローサイド ドライバとして使用可能 (適切にバイアスを印加し信号を分離して設計した場合)
低コストで省スペースの 6 ピン DBV (SOT-23) パッケージ
動作温度範囲:–40℃~140℃