JAJSV11C September   2011  – July 2024 UCC28063

PRODUCTION DATA  

  1.   1
  2. 特長
  3. アプリケーション
  4. 概要
  5. 改訂履歴
  6. ピン構成および機能
  7. 仕様
    1. 6.1 絶対最大定格
    2. 6.2 ESD 定格
    3. 6.3 推奨動作条件
    4. 6.4 熱に関する情報
    5. 6.5 電気的特性
    6. 6.6 代表的特性
  8. 詳細説明
    1. 7.1 概要
    2. 7.2 機能ブロック図
    3. 7.3 機能説明
      1. 7.3.1  動作原理
      2. 7.3.2  Natural Interleaving
      3. 7.3.3  オン時間制御、最大周波数制限、再起動タイマ
      4. 7.3.4  歪みの低減
      5. 7.3.5  ゼロ電流検出およびバレー スイッチング
      6. 7.3.6  位相管理と軽負荷動作
      7. 7.3.7  外部ディセーブル
      8. 7.3.8  改良型エラー アンプ
      9. 7.3.9  ソフト スタート
      10. 7.3.10 ブラウンアウト保護
      11. 7.3.11 ドロップアウト検出
      12. 7.3.12 VREF
      13. 7.3.13 VCC
      14. 7.3.14 ダウンストリーム コンバータの制御
      15. 7.3.15 システム レベルの保護
        1. 7.3.15.1 フェイルセーフ OVP - 出力過電圧保護
        2. 7.3.15.2 過電流保護
        3. 7.3.15.3 開ループ保護
        4. 7.3.15.4 VCC 低電圧誤動作防止 (UVLO) 保護
        5. 7.3.15.5 位相障害保護
        6. 7.3.15.6 CS 開放、TSET 開放および短絡保護
        7. 7.3.15.7 サーマル シャットダウン保護
        8. 7.3.15.8 AC ライン ブラウンアウトおよびドロップアウト保護
        9. 7.3.15.9 フォルト論理図
    4. 7.4 デバイスの機能モード
  9. アプリケーションと実装
    1. 8.1 アプリケーション情報
    2. 8.2 代表的なアプリケーション
      1. 8.2.1 設計要件
      2. 8.2.2 詳細な設計手順
        1. 8.2.2.1  インダクタの選択
        2. 8.2.2.2  ZCD 抵抗の選択 (RZA、RZB)
        3. 8.2.2.3  HVSEN
        4. 8.2.2.4  出力コンデンサの選択
        5. 8.2.2.5  ピーク電流制限のための RS の選択
        6. 8.2.2.6  パワー半導体の選択 (Q1、Q2、D1、D2)
        7. 8.2.2.7  ブラウンアウト保護
        8. 8.2.2.8  コンバータのタイミング
        9. 8.2.2.9  VOUT の設定
        10. 8.2.2.10 電圧ループ補償
      3. 8.2.3 アプリケーション曲線
        1. 8.2.3.1 Natural Interleaving による入力リップル電流の相殺
        2. 8.2.3.2 ブラウンアウト保護
  10. 電源に関する推奨事項
  11. 10レイアウト
    1. 10.1 レイアウトのガイドライン
    2. 10.2 レイアウト例
  12. 11デバイスおよびドキュメントのサポート
    1. 11.1 デバイス サポート
      1. 11.1.1 開発サポート
        1. 11.1.1.1 関連製品
      2. 11.1.2 デバイスの命名規則
        1. 11.1.2.1 ピンの詳細説明
    2. 11.2 ドキュメントのサポート
      1. 11.2.1 関連資料
    3. 11.3 商標
    4. 11.4 静電気放電に関する注意事項
    5. 11.5 用語集
  13. 12メカニカル、パッケージ、および注文情報

パッケージ・オプション

メカニカル・データ(パッケージ|ピン)
サーマルパッド・メカニカル・データ
発注情報

概要

遷移モード制御は、単純な構成で高い力率を実現できると同時に、電力部品の仕様に厳しい要件を課さないため、低電力レベルの昇圧力率補正方式として最も一般的な選択肢です。遷移モード昇圧では、たとえば、逆回復電流の仕様値がより大きい、より低コストの昇圧ダイオードを使用できます。インターリーブ遷移モード制御は、この利点はそのままにして、通常はより高い電力レベルまで適用できると同時に、入力および出力リップルの低減、位相管理による軽負荷効率向上、冗長性、システムの熱的最適化、低プロファイルまたは平面型ソリューションというインターリーブの利点をもたらします。

UCC28063 を使用すると、音響管理や高速過渡応答などの分野での耐久性、障害管理、障害回復、効率、より高い最終製品性能を特に重視した非常にコスト効率の高いソリューションを実現できます。本製品は、強化された新世代の UCC28061 と見なすことができます。

インターリーブ制御と位相管理は、80+ および Energy Star 設計と入出力リップルの低減を容易にします。Natural Interleaving 方式を使うと、TM 動作が可能であり、インダクタの厳しい許容誤差要件に頼らずに、オン時間管理によって相間 180 度を実現できます。歪みを低減し、力率を向上させるため、クロスオーバー ノッチ低減ブロックは瞬時電圧検出機能 (VINAC) に非線形電流成形特性を実装しています。突入サージ中、またはインダクタ電流が実質的に連続的 (CCM) になり得るすべてのモードで MOSFET のスイッチングを防止する負電流検出機能が、MOSFET 電流だけではなく、総入力電流に対して、実装されています。これにより、MOSFET と出力整流器の間の逆回復導通イベントが防止されます。PWMCNTL 信号により、ダウンストリーム電力段管理を容易に行うことができます。PFC 段電圧が動作スレッショルドを上回っており、フェイルセーフ OV 保護が動作しておらず、位相障害フォルトが発生していない場合、このオープン ドレイン信号は、ダウンストリーム コンバータのためのヒステリシス付きイネーブルとして機能します。

独立した出力電圧検出チェーンと、それらの独立したフォルト管理動作は、PFC 段の過電圧に対して高い冗長性を実現します。ブラウンアウト、HVSENSE OV、UVLO、TSET のオープン / フォルト検出、CS のオープン、IC 過熱はすべて、完全ソフト スタート サイクルの原因となります。その他のフォルト (短時間の AC ドロップアウト、軽微な過電圧、サイクル単位の過電流など) は、COMP ピンをプルダウンし、またはパルスを早期に終了させることでライブ回復プロセスを開始させる原因となります。

一般に、IC 動作は、滑らかで音響ノイズを発生させない起動、優れた過渡応答動作、障害からの適切な回復が確実に行われるように設計されています。エラー アンプのトランスコンダクタンスは、より小さな補償部品が使えるように、またより大きな偏差に対して最適な過渡応答が得られるように設計されています。そのソフト スタート プロセスは慎重に最適化されています。整合性を保つため、すべての障害から回復する際の完全ソフト スタートが実装されています。低 AC ラインからの起動を高速化し、無負荷起動時の過剰な「COMP」の影響を最小化するため、ソフト スタート速度は出力電圧検出に依存します。この COMP の完全な放電は、AC ブラウンアウト イベントから回復する際の過剰な電流の防止に役立ちます。