JAJSMT4B
February 2020 – May 2021
CC3230S
,
CC3230SF
PRODUCTION DATA
1
特長
2
アプリケーション
3
概要
4
機能ブロック図
5
Revision History
6
Device Comparison
6.1
Related Products
7
Terminal Configuration and Functions
7.1
Pin Diagram
7.2
Pin Attributes
7.2.1
Pin Descriptions
7.3
Signal Descriptions
13
7.4
Pin Multiplexing
7.5
Drive Strength and Reset States for Analog and Digital Multiplexed Pins
7.6
Pad State After Application of Power to Device, Before Reset Release
7.7
Connections for Unused Pins
8
Specifications
8.1
Absolute Maximum Ratings
8.2
ESD Ratings
8.3
Power-On Hours (POH)
8.4
Recommended Operating Conditions
8.5
Current Consumption Summary (CC3230S)
24
8.6
Current Consumption Summary (CC3230SF)
26
8.7
TX Power Control
8.8
Brownout and Blackout Conditions
8.9
Electrical Characteristics for GPIO Pins
8.9.1
Electrical Characteristics: GPIO Pins Except 29, 30, 50, 52, and 53
8.9.2
Electrical Characteristics: GPIO Pins 29, 30, 50, 52, and 53
8.10
Electrical Characteristics for Pin Internal Pullup and Pulldown
33
8.11
WLAN Receiver Characteristics
35
8.12
WLAN Transmitter Characteristics
37
8.13
WLAN Transmitter Out-of-Band Emissions
8.13.1
WLAN Filter Requirements
8.14
BLE/2.4 GHz Radio Coexistence and WLAN Coexistence Requirements
8.15
Thermal Resistance Characteristics for RGK Package
8.16
Timing and Switching Characteristics
8.16.1
Power Supply Sequencing
8.16.2
Device Reset
8.16.3
Reset Timing
8.16.3.1
nRESET (32-kHz Crystal)
8.16.3.2
First-Time Power-Up and Reset Removal Timing Requirements (32-kHz Crystal)
8.16.3.3
nRESET (External 32-kHz Clock)
8.16.3.3.1
First-Time Power-Up and Reset Removal Timing Requirements (External 32-kHz Clock)
8.16.4
Wakeup From HIBERNATE Mode
8.16.5
Clock Specifications
8.16.5.1
Slow Clock Using Internal Oscillator
8.16.5.2
Slow Clock Using an External Clock
8.16.5.2.1
External RTC Digital Clock Requirements
8.16.5.3
Fast Clock (Fref) Using an External Crystal
8.16.5.3.1
WLAN Fast-Clock Crystal Requirements
8.16.5.4
Fast Clock (Fref) Using an External Oscillator
8.16.5.4.1
External Fref Clock Requirements (–40°C to +85°C)
8.16.6
Peripherals Timing
8.16.6.1
SPI
8.16.6.1.1
SPI Master
8.16.6.1.1.1
SPI Master Timing Parameters
8.16.6.1.2
SPI Slave
8.16.6.1.2.1
SPI Slave Timing Parameters
8.16.6.2
I2S
8.16.6.2.1
I2S Transmit Mode
8.16.6.2.1.1
I2S Transmit Mode Timing Parameters
8.16.6.2.2
I2S Receive Mode
8.16.6.2.2.1
I2S Receive Mode Timing Parameters
8.16.6.3
GPIOs
8.16.6.3.1
GPIO Output Transition Time Parameters (Vsupply = 3.3 V)
8.16.6.3.1.1
GPIO Output Transition Times (Vsupply = 3.3 V) (1) (1)
8.16.6.3.2
GPIO Input Transition Time Parameters
8.16.6.3.2.1
GPIO Input Transition Time Parameters
8.16.6.4
I2C
8.16.6.4.1
I2C Timing Parameters (1)
8.16.6.5
IEEE 1149.1 JTAG
8.16.6.5.1
JTAG Timing Parameters
8.16.6.6
ADC
8.16.6.6.1
ADC Electrical Specifications
8.16.6.7
Camera Parallel Port
8.16.6.7.1
Camera Parallel Port Timing Parameters
8.16.6.8
UART
8.16.6.9
SD Host
8.16.6.10
Timers
9
Detailed Description
9.1
Overview
9.2
Arm® Cortex®-M4 Processor Core Subsystem
9.3
Wi-Fi® Network Processor Subsystem
9.3.1
WLAN
9.3.2
Network Stack
9.4
Security
9.5
Power-Management Subsystem
9.6
Low-Power Operating Mode
9.7
Memory
9.7.1
External Memory Requirements
9.7.2
Internal Memory
9.7.2.1
SRAM
9.7.2.2
ROM
9.7.2.3
Flash Memory
9.7.2.4
Memory Map
9.8
Restoring Factory Default Configuration
9.9
Boot Modes
9.9.1
Boot Mode List
9.10
Hostless Mode
10
Applications, Implementation, and Layout
10.1
Application Information
10.1.1
BLE/2.4 GHz Radio Coexistence
10.1.2
Antenna Selection
10.1.3
Typical Application
10.2
PCB Layout Guidelines
10.2.1
General PCB Guidelines
10.2.2
Power Layout and Routing
10.2.2.1
Design Considerations
10.2.3
Clock Interface Guidelines
10.2.4
Digital Input and Output Guidelines
10.2.5
RF Interface Guidelines
11
Device and Documentation Support
11.1
Third-Party Products Disclaimer
11.2
Tools and Software
11.3
Firmware Updates
11.4
Device Nomenclature
11.5
Documentation Support
11.6
サポート・リソース
11.7
Trademarks
11.8
Electrostatic Discharge Caution
11.9
Glossary
12
Mechanical, Packaging, and Orderable Information
12.1
Package Option Addendum
12.1.1
Packaging Information
12.1.2
Tape and Reel Information
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
RGK|64
MPQF273C
サーマルパッド・メカニカル・データ
RGK|64
QFND565B
発注情報
jajsmt4b_oa
1
特長
マルチコア・アーキテクチャのシステム・オン・チップ (SoC)
マルチレイヤのセキュリティ機能、開発段階で ID、データ、ソフトウェア IP を保護するのに有効
バッテリ駆動アプリケーション用の低消費電力モード
BLE 無線との共存 (CC13x2/CC26x2)
ネットワーク支援型ローミング
産業用温度範囲:–40℃~+85℃
Wi-Fi Alliance®
による
Wi-Fi CERTIFIED®
を取得済み
アプリケーションのマイクロコントローラ・サブシステム
®
80MHz 動作の
Arm®
Cortex®
-M4 コア
ユーザー専用メモリ
256KB の RAM
オプションで 1MB の実行可能フラッシュ
豊富なペリフェラルとタイマ
柔軟な多重化オプションを持つ 27 の I/O ピン
UART、I2S、I
2
C、SPI、SD、ADC、
8 ビット・パラレル・インターフェイス
タイマと PWM
Wi-Fi ネットワーク・プロセッサ・サブシステム
Wi-Fi®
コア
802.11b/g/n 2.4GHz
モード
アクセス・ポイント (AP)
基地局 (STA)
Wi-Fi Direct®
セキュリティ
WEP
WPA™
/
WPA2™
PSK
WPA2 エンタープライズ
WPA3™
パーソナル
WPA3™
エンタープライズ
インターネットおよびアプリケーション・プロトコル
HTTPs サーバー、mDNS、DNS-SD、DHCP
IPv4 および IPv6 TCP/IP スタック
16 の BSD ソケット (完全にセキュリティ保護された TLS v1.2 および SSL 3.0)
パワー・マネージメント・サブシステム内蔵
低消費電力プロファイルを構成可能 (常時、断続的、タグ)
高度な低消費電力モード
DC/DC レギュレータを内蔵
マルチレイヤのセキュリティ機能
独立した実行環境
ネットワーク・セキュリティ
デバイス ID およびキー
ハードウェア・アクセラレータ暗号化エンジン (AES、DES、SHA/MD5、CRC)
アプリケーション・レベルのセキュリティ (暗号化、認証、アクセス制御)
初期セキュア・プログラミング
ソフトウェアの改ざん検出
セキュア・ブート
認証署名要求 (CSR)
デバイスごとに固有のキーのペア
アプリケーションのスループット
UDP:16Mbps、TCP:13Mbps
ピーク:72Mbps
パワー・マネージメント・サブシステム
電源電圧範囲の広い内蔵 DC/DC コンバータ
VBAT 広電圧範囲モード:2.1V~3.6V
VIO は常に VBAT と連動
高度な低消費電力モード
シャットダウン:1µA、ハイバネーション:4.5μA
低消費電力ディープ・スリープ (LPDS):120μA
アイドル接続時 (MCU が LPDS 時):710μA
RX トラフィック (MCU がアクティブ時):59mA
TX トラフィック (MCU がアクティブ時):223mA
Wi-Fi TX 出力
1DSSS で 18.0dBm
54OFDM で 14.5dBm
Wi-Fi RX 感度
1DSSS で –96dBm
54OFDM で –74.5dBm
クロック・ソース
40.0MHz 水晶振動子と内部発振器
32.768kHz 水晶振動子または外部 RTC
RGK パッケージ
64 ピン、9mm × 9mm の VQFN (Very Thin Quad Flat Nonleaded) パッケージ、0.5mm ピッチ
SimpleLink™ MCU プラットフォーム
の開発者エコシステムをサポート