DIX4192 統合デジタル・オーディオ・インターフェイス・レシーバおよびトランスミッタ
- JAJSD57F February 2006 – September 2016 DIX4192
  
  PRODUCTION DATA.

Full reading width

DATA SHEET

DIX4192 統合デジタル・オーディオ・インターフェイス・レシーバおよびトランスミッタ

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

1 特長

デジタル・オーディオ・インターフェイス・トランスミッタ(DIT)
- 216kHzまでのサンプリング・レートをサポート
- 差動ライン・ドライバとCMOSバッファ付き出力
デジタル・オーディオ・インターフェイス・レシーバ(DIR)
- PLLのロック範囲に、20kHz～216kHzのサンプリング・レートを包含
- 4つの差動入力ライン・レシーバと入力マルチプレクサ
- バイパス・マルチプレクサによりライン・レシーバの出力をライン・ドライバおよびバッファ出力へルーティング
- PCM以外のオーディオ・ストリームの自動検出(DTS CD/LDおよびIEC 61937フォーマット)
- オーディオCD Q-チャネル・サブコード・デコードおよびデータ・バッファ
- 低ジッタの回復クロック出力
ユーザー選択可能なシリアル・ホスト・インターフェイス: SPI™またはI²C
- オンチップ・レジスタおよびデータ・バッファへアクセス可能
- フラグおよびエラー条件用のステータス・レジスタおよび割り込み生成
- チャネル・ステータスとユーザー・データの両方に使用できるブロック・サイズのデータ・バッファ
2つのオーディオ・シリアル・ポート(ポートAおよびB)
- 同期シリアル・インターフェイスから外部の信号プロセッサ、データ・コンバータ、ロジックへ
- スレーブまたはマスタ・モード動作で、最大216kHzのサンプリング・レート
- 左揃え、右揃え、およびPhilips I2S™ データ・フォーマットをサポート
- 最大24ビット長のオーディオ・データ・ワードを
  サポート
4つの汎用デジタル出力
- 制御レジスタによりマルチファンクションのプログラムが可能
拡張されたパワーダウンのサポート
- 使用していない機能ブロックを個別にディセーブル可能
1.8Vコア、3.3V I/O電源で動作
小型のTQFP-48パッケージ、SRC4382およびSRC4392と互換

2 アプリケーション

デジタル・オーディオ・レコーダおよびミキシング・デスク
コンピュータ用のデジタル・オーディオ・インターフェイス
デジタル・オーディオ・ルータおよび分配システム
放送スタジオ用機器
DVDおよびCDレコーダー
サラウンド・サウンド・デコーダおよびA/Vレシーバ
車載用オーディオ・システム

3 概要

DIX4192デバイスは、高度に統合されたCMOSデバイスで、プロフェッショナルおよび放送用のデジタル・オーディオ・システム向けに設計されています。DIX4192は、デジタル・オーディオ・インターフェイス・レシーバ(DIR)およびトランスミッタ(DIT)、2つのオーディオ・シリアル・ポート、および機能ブロックのデータとクロックを相互接続する柔軟な分配ロジックを組み合わせています。

DIRおよびDITは、AES3、S/PDIF、IEC 60958、EIAJ CP-1201のインターフェイス規格と互換です。オーディオ・シリアル・ポートとDITは、最大216kHzのサンプリング・レートで動作可能です。DIRのロック範囲には、20kHz～216kHzのサンプリング・レートが含まれます。

製品情報⁽¹⁾

型番	パッケージ	本体サイズ(typ)
DIX4192	TQFP (48)	7.00mm×7.00mm

利用可能なすべてのパッケージについては、このデータシートの末尾にあるパッケージ・オプションについての付録を参照してください。

DIX4192の代表的なアプリケーション

4 改訂履歴

Changes from E Revision (April 2016) to F Revision

Changed f_MCLK max value From: 2.27 To: 27.7 Go

Changes from D Revision (January 2016) to E Revision

Changed "I_IH High-level input current" MAX value From: 10 µA To: 25 µA in the Electrical Characteristics tableGo
Changed Byte 2 in Figure 22a) Current Address Read, .. Go

Changes from C Revision (June 2006) to D Revision

「ESD定格」表、「機能説明」セクション、「デバイスの機能モード」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションを追加Go

5 概要（続き）

DIX4192デバイスは、オンチップの制御レジスタとデータ・バッファを使用するように構成されており、4線式のシリアル・ペリフェラル・インターフェイス(SPI)ポート、または2線式のI²Cバス・インターフェイスからアクセス可能です。ステータス・レジスタにより各種のフラグおよびエラー・ビットにアクセスでき、これらは各種の機能ブロックから抽出されます。オープン・ドレイン割り込み出力ピンが搭載されており、制御レジスタ設定により、柔軟な割り込み報告およびマスクのオプションを使用可能です。マスタ・リセット入力ピンが搭載されており、ホスト・プロセッサまたはスーパーバイザ機能により初期化が可能です。

DIX4192デバイスには、1.8Vのコア・ロジック電源に加えて、DIR、DIT、およびライン・ドライバとレシーバ機能の一部を駆動するため3.3Vの電源が必要です。独立したロジックI/O電源により、1.65V～3.6Vの動作がサポートされ、デジタル信号プロセッサやプログラム可能ロジック・デバイスで一般に見られる低電圧ロジック・インターフェイスと互換性があります。

DIX4192デバイスは、鉛フリーのTQFP-48パッケージで供給されます。

6 Device Comparison Table

PART NUMBER	1.8-V I/O	MULTI-CH PCM	ADC	PCM PORTS	S/PDIF PORTS
DIX4192	Yes	No	No	2	4 differential line in and 1 differential line out
PCM9211	No	Yes	Yes	Up to 3 in and up to 3 out	Up to 12 single-ended in and up to 2 single-ended out
DIX9211	No	Yes	No	Up to 3 in and up to 3 out	Up to 12 single-ended in and up to 2 single-ended out

7 Pin Configuration and Functions

PFB Package

48-Pin TQFP

Top View

Pin Functions

PIN		TYPE⁽¹⁾	DESCRIPTION
NAME	NO.	TYPE⁽¹⁾	DESCRIPTION
AESOUT	34	O	DIT buffered AES3-encoded data
AGND	10	GND	DIR comparator and PLL power-supply ground
BCKA	37	I/O	Audio serial port A bit clock
BCKB	48	I/O	Audio serial port B bit clock
BGND	44	GND	Substrate ground, connect to AGND (pin 10)
BLS	35	I/O	DIT block start clock
CCLK/SCL	20	I	Serial data clock for SPI mode or I²C mode
CDIN/A1	21	I	SPI port serial data input or programmable slave address for I²C mode
CDOUT/SDA	22	I/O	SPI port serial data output (tri-state output) or serial data I/O for I²C mode
CPM	18	I	Control port mode, 0 = SPI mode, 1 = I²C mode
CS/A0	19	I	Chip select (active low) for SPI mode or programmable slave address for I²C mode
DGND1	16	GND	Digital core ground
DGND2	30	GND	DIR line receiver bias and DIT line driver digital ground
DGND3	43	GND	Logic I/O ground
GPO1	26	O	General-purpose output 1
GPO2	27	O	General-purpose output 2
GPO3	28	O	General-purpose output 3
GPO4	29	O	General-purpose output 4
INT	23	O	Interrupt flag (open-drain, active low)
LOCK	11	O	DIR PLL lock flag (active low)
LRCKA	38	I/O	Audio serial Port A left/right clock
LRCKB	47	I/O	Audio serial Port B left/right clock
MCLK	25	I	Master clock
NC	14, 15, 41	—	No internal signal connection, internally bonded to ESD pad
RST	24	I	Reset (active low)
RX1+	1	I	Line receiver 1, noninverting input
RX1–	2	I	Line receiver 1, inverting input
RX2+	3	I	Line receiver 2, noninverting input
RX2–	4	I	Line receiver 2, inverting input
RX3+	5	I	Line receiver 3, noninverting input
RX3–	6	I	Line receiver 3, inverting input
RX4+	7	I	Line receiver 4, noninverting input
RX4–	8	I	Line receiver 4, inverting input
RXCKI	13	I	DIR reference clock
RXCKO	12	O	DIR recovered master clock (tri-state output)
SDINA	39	I	Audio serial Port A data input
SDINB	46	I	Audio serial Port B data input
SDOUTA	40	O	Audio serial Port A data output
SDOUTB	45	O	Audio serial Port B data output
SYNC	36	O	DIT internal sync clock
TX+	32	O	DIT line driver noninverting output
TX–	31	O	DIT line driver inverting output
VCC	9	PWR	DIR comparator and PLL power supply, 3.3-V nominal
VDD18	17	PWR	Digital core supply, 1.8-V nominal
VDD33	33	PWR	DIR line receiver bias and DIT line driver supply, 3.3-V nominal
VIO	42	PWR	Logic I/O supply, 1.65 V to 3.6 V

(1) I = Input, O = Output, PWR = Power, GND = Ground