JAJSGU8B
September 2005 – January 2019
DS90LV049H
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
Device Images
デュアル・インライン
機能図
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
Electrical Characteristics
6.6
Switching Characteristics
6.7
Typical Characteristics
7
Parameter Measurement Information
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.3.1
DS90LV049H LVDS Driver and Receiver Functionality
8.3.2
Termination
8.3.3
Fail-Safe Feature
8.4
Device Functional Modes
9
Application and Implementation
9.1
Application Information
9.2
Typical Application
9.2.1
Design Requirements
9.2.2
Detailed Design Procedure
9.2.2.1
Power Decoupling Recommendations
9.2.2.2
PCB Transmission Lines
9.2.2.3
Input Fail-Safe Biasing
9.2.2.4
Probing LVDS Transmission Lines on PCB
9.2.2.5
Interconnecting Media
9.2.3
Application Curve
10
Power Supply Recommendations
11
Layout
11.1
Layout Guidelines
11.1.1
Microstrip vs. Stripline Topologies
11.1.2
Dielectric Type and Board Construction
11.1.3
Recommended Stack Layout
11.1.4
Separation Between Traces
11.1.5
Crosstalk and Ground Bounce Minimization
11.1.6
Decoupling
11.2
Layout Example
12
デバイスおよびドキュメントのサポート
12.1
関連資料
12.2
ドキュメントの更新通知を受け取る方法
12.3
コミュニティ・リソース
12.4
商標
12.5
静電気放電に関する注意事項
12.6
Glossary
13
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
PW|16
MPDS361A
サーマルパッド・メカニカル・データ
発注情報
jajsgu8b_oa
jajsgu8b_pm
1
特長
高温 (+125°C) 動作に対応
最高 400Mbps のスイッチング速度
フロースルーのピン配置によりPCBレイアウトを簡素化
ドライバのチャネル間スキュー:50ps (標準値)
レシーバのチャネル間スキュー:50ps (標準値)
3.3V 単一電源設計
TRI-STATE 出力制御
レシーバ入力に内部でフェイルセーフ・バイアスを印加
低消費電力:70mW (3.3V 固定)
電源オフ時に LVDS 出力が高インピーダンス
TIA/EIA-644-A LVDS 規格に準拠
低背型の 16 ピン TSSOP パッケージで供給