JAJS707E
January 2001 – January 2018
DS92LV040A
PRODUCTION DATA.
1
特長
2
アプリケーション
3
概要
概略機能図
4
改訂履歴
5
Pin Configuration and Functions
Pin Functions
6
Specifications
6.1
Absolute Maximum Ratings
6.2
ESD Ratings
6.3
Recommended Operating Conditions
6.4
Thermal Information
6.5
DC Electrical Characteristics
6.6
AC Electrical Characteristics
7
Parameter Measurement Information
7.1
Test Circuits and Timing Waveforms
8
Detailed Description
8.1
Overview
8.2
Functional Block Diagram
8.3
Feature Description
8.4
Device Functional Modes
9
Application and Implementation
9.1
Application Information
9.2
Typical Application
9.2.1
Multipoint Communications
9.2.2
Design Requirements
9.2.3
Detailed Design Procedure
9.2.3.1
Supply Voltage
9.2.3.2
Supply Bypass Capacitance
9.2.3.3
Termination Resistors
9.2.3.4
Interconnecting Media
10
Power Supply Recommendations
11
Layout
11.1
Layout Guidelines
11.1.1
Microstrip vs. Stripline Topologies
11.1.2
Dielectric Type and Board Construction
11.1.3
Recommended Stack Layout
11.1.4
Separation Between Traces
11.1.5
Crosstalk and Ground Bounce Minimization
11.1.6
Decoupling
11.2
Layout Example
12
デバイスおよびドキュメントのサポート
12.1
ドキュメントのサポート
12.1.1
関連資料
12.2
ドキュメントの更新通知を受け取る方法
12.3
コミュニティ・リソース
12.4
商標
12.5
静電気放電に関する注意事項
12.6
Glossary
13
メカニカル、パッケージ、および注文情報
パッケージ・オプション
メカニカル・データ(パッケージ|ピン)
NJN|44
MPQS017
サーマルパッド・メカニカル・データ
発注情報
jajs707e_oa
jajs707e_pm
1
特長
Bus LVDS信号
伝搬遅延: ドライバ2.3ns (最大値)、レシーバ3.2ns (最大値)
低消費電力CMOS設計
100%遷移時間: ドライバ1ns (標準値)、レシーバ1.3ns (標準値)
高速転送レート(155Mbps超)
V
ID
=200mVでの同相電圧範囲は0.1V~2.3V
レシーバ感度: 70mV
ポート・ピンでの開放および終端時のフェイルセーフ機能のサポート
3.3V動作
グリッチの生じない電源オン/オフ(ドライバおよびレシーバのディセーブルによる)
低容量(標準値5pF)のBus LVDS負荷
平衡出力インピーダンス
44ピンWQFNパッケージで供給
電源オフ時に高インピーダンスとなるバス・ピン
(V
CC
=0V)