JAJA558B December   2017  – September 2024 ADS8860 , INA826 , OPA192

 

  1.   1
  2.   2
  3.   改訂履歴
  4.   商標

入力 ADC 入力 デジタル出力 ADS8860
-5 mV Out = 0.2V 0A3DH または 262110
15mV Out = 4.8V F5C3H または 6291510
表 1-1 電源
AVDD DVDD Vref_INA Vref Vcc Vee
5.0V 3.0V 3.277V 5.0V +15V -15V

設計の説明

計装アンプは、低レベルのセンサ出力を高レベル信号に変換してADCを駆動する一般的な方法です。通常、計装アンプは低ノイズ、低オフセット、低ドリフトに最適化されています。しかし、多くの計装アンプの帯域幅は最高サンプリング レートでADCにおける電荷のキックバックを適切にセトリングするのに十分ではありません。本書に、サンプリング レートを調整して適切なセトリングを実現する方法を示します。さらに、多くの計装アンプは高電圧電源用に最適化されており、高電圧出力(すなわち±15V)を低電圧ADC (5Vなど)に接続する必要があります。この設計書に、ショットキー ダイオードと直列抵抗を使用して、ADC入力を過電圧状態から保護する方法を示します。なお、以下の回路はブリッジ センサを示していますが、この方法は多種多様なセンサに利用できます。この回路に変更を加えた『バッファ付き計装アンプを使用したスイッチト キャパシタ SAR 駆動回路』には、広帯域バッファを使用してサンプリング レートを上げる方法を示しています。

この回路は、高精度の信号処理とデータ変換が必要なすべての PLC ブリッジ トランスデューサとアナログ入力モジュールに適しています。

仕様

仕様 計算結果 シミュレーション結果
サンプリング レート 200ksps 200ksps、–6µVにセトリング
オフセット(ADC入力) 40µV × 306.7 = 12.27mV 16mV
オフセット ドリフト (0.4µV/°C) × 306.7 = 123µV/°C 該当なし
ノイズ 978µV 874µV

デザイン ノート

  1. ADCの入力範囲にマッチした入力振幅を実現するようにゲインを選定します。計装アンプの基準ピンを使用して、入力範囲にマッチするように信号オフセットをシフトします。これについては「部品選定」で述べます。
  2. 入力ショットキー ダイオード構成を使用して、入力電圧が絶対最大定格から逸脱するのを防ぎます。BAT54Sショットキーは、1つのパッケージに2つのダイオードを搭載しており、いずれもリーク電流が小さく、順方向電圧が低いため、この設計には最適です。これについては「部品選定」で述べます。
  3. 大半の計装アンプの入力基準電圧を駆動するには、分圧器の後にバッファ アンプが必要です。高精度の抵抗と高精度の低オフセット アンプをバッファとして選定してください。この件の詳細については、『適切なオペアンプの選定』を参照してください。
  4. 『計装アンプの同相入力電圧範囲計算機』ソフトウェア ツールを使用して、アンプの同相電圧範囲を確認します。
  5. 歪みを最小限に抑えるために CCM1、CCM2、CDIF、Cfilt に C0G コンデンサを選択します。
  6. ゲイン設定抵抗 Rg には、0.1% 20ppm/°Cの薄膜抵抗を使用します。この抵抗の誤差とドリフトがゲイン誤差とゲイン ドリフトに直結します。
  7. 『TI プレシジョン ラボ - ADC』トレーニング ビデオ シリーズでは、電荷バケツ回路の Rfilt と Cfilt を選択する方法について解説しています。この方法はオペアンプ向けですが、計装アンプ向けに変更可能です。この件の詳細については、『SAR ADC フロント エンド コンポーネント選定の概要』を参照してください。

部品選定

  1. 出力振幅を0.2V～4.8Vに設定する計装アンプのゲイン設定抵抗を求めます。
  2. 出力振幅を適切な電圧レベルにシフトする INA826 の基準電圧 (Vref) を求めます。
  3. INA826 の基準電圧 (Vref = 3.27V) を設定する標準値抵抗を選択します。『アナログ技術者向けカリキュレータ』(「Passive\Find Voltage Divider」セクション) を使用して、分圧器の標準値を求めます。
  4. 『計装アンプの同相入力電圧範囲計算機』を使用して、INA826 が同相電圧範囲を逸脱しているかどうか判断します。

DC 伝達特性

以下のグラフは、－5mV～＋15mVの入力に対する線形出力応答を示しています。この件の詳しい理論については、『計装アンプ使用時の SAR ADC の線形範囲の決定』を参照してください。なお、ADS8860を保護するために、ショットキー ダイオードを使用して出力範囲を意図的に－0.12V～5.12Vに制限しています。ショットキー ダイオードを使用する理由は、順方向電圧降下が小さいため(一般に0.3V未満)出力制限値をADC電源電圧に極めて近く維持できるからです。ADS8860の絶対最大定格は－0.3V＜Vin＜REF＋0.3Vです。

AC 伝達特性

帯域幅のシミュレーション結果は20.1kHzで、ゲインは49.7dBであることから、線形ゲインは305.8となります。この件の詳細については、『Op Amps: Bandwidth 1』(英語) を参照してください。

ADC 過渡入力電圧セトリング シミュレーション

以下のシミュレーションは、＋15mV DC入力信号へのセトリングを示しています。このようなシミュレーションは、サンプル/ホールド キックバック回路が適正に選定されていることを示します。この件の詳しい理論については、『SAR ADC フロント エンド コンポーネント選定の概要』を参照してください。

ノイズ シミュレーション

以下の簡易なノイズ計算は概算用です。計装アンプが高ゲインであることから、そのノイズが支配的になるため、OPA192のノイズは無視します。

計算結果とシミュレーション結果はよく一致しています。アンプ ノイズ計算の詳しい理論については、『TI Precision Labs - Op Amps: Noise 4』(英語) を、データ コンバータのノイズについては『Calculating the Total Noise for ADC Systems』(英語) を参照してください。

オプションの入力フィルタ

以下の図は、よく使用されている計装アンプの入力フィルタを示しています。差動ノイズは Cdif でフィルタ処理され、同相ノイズは Ccm1 および Ccm2 でフィルタ処理されます。なお、Cdif ≥ 10Ccm とすることを推奨します。これにより、部品の許容差が原因で同相ノイズが差動ノイズに変換されるのを防止できます。以下のフィルタは、15kHzの差動カットオフ周波数用に設計されています。

使用デバイス

デバイス 主な特長 リンク 類似デバイス
ADS8860 分解能: 16ビット、SPI、サンプル レート: 1Msps、シングルエンド入力、Vref入力電圧範囲: 2.5V～5.0V シングルエンド入力、SPI 搭載、デイジー チェーン対応、16 ビット、1MSPS、1 チャネル SAR ADC 高精度 ADC
OPA192 帯域幅 10MHz、レール ツー レール入出力、低ノイズ 5.5nV/rtHz、低オフセット ±5µV、低オフセット ドリフト ±0.2µV/°C (標準値) 高電圧、レール ツー レール入出力、5μV、0.2μV/°C、高精度オペアンプ 高精度オペアンプ (Vos が 1mV 未満)
INA826 帯域幅 1MHz (G = 1)、低ノイズ 18nV/rtHz、低オフセット ±40µV、低オフセット ドリフト ±0.4µV/°C、低ゲイン ドリフト 0.1ppm/°C (標準値) 高精度、200μA 消費電流、36V 電源の計装アンプ 計装アンプ

主要なファイルへのリンク

テキサス・インスツルメンツ、『SBAA277 用のソース ファイル』、サポート ソフトウェア