JAJA614A January   2019  – September 2024 DAC8871 , OPA211 , OPA828 , REF6050

 

  1.   1
  2.   2
  3.   商標

設計目標

DAC の出力範囲 DAC VREFH の入力電圧 DAC VREFL の入力電圧
-5V~5V 5 V -5 V

設計の説明

核磁気共鳴画像診断装置 (MRI)任意波形ジェネレータ (AWG) などのアプリケーションに使用される高精度デジタル / アナログ コンバータ (DAC) には一般に、高精度の基準電圧が必要です。これらのシステムにおける一般的な問題点の原因は、DAC の基準入力に不要な直列抵抗が発生することです。この抵抗により、コードに基づいて R-2R ラダーの入力電流が変化するにつれて、DAC の入力コードに応じた電位降下がラダーの両端に発生します。結果として、DAC コードに応じて基準電圧が変化するように見え、弓型の積分非線形誤差曲線の原因となります。

この問題を解決するため、高精度の DAC には多くの場合、各基準入力 (VREFH および VREFL) に基準電圧のフォース / センス ピンが備わっています。これらのピンは本質的に、それぞれ独自の直列抵抗を持つ、R-2R ラダーの基準入力ノードに対する 2 つの並列接続に過ぎませんが、外部にユニティ ゲイン基準電源バッファを追加することで、ノード電圧をこのアンプによって補償できます。オペアンプの反転入力に流れ込む微小バイアス電流によって、センス入力の直列抵抗の両端に微小電圧が発生し、オペアンプ出力は R-2R ラダーが必要とする電流を供給します。

デザイン ノート

  1. 選択した基準電圧には正の 5V 出力しか存在しないため、VREF- 値を生成するには反転アンプが必須です。抵抗 R1 と R2 も、基準電圧出力から -5V 電位への電流経路を作っています。この電流は基準電圧により供給されます。電流を制限するため R1 と R2 の値を増やすことができますが、回路のノイズが増加します。アンプの電流ノイズと、抵抗の熱ノイズは、回路の全ノイズを増加させます。
  2. 基準電圧のノイズは、CFILT を追加し、内部基準電圧のバンドギャップにより生成されるノイズにフィルタ処理を行うことで低減できます。また、基準電圧の出力には、等価直列抵抗 (ESR) の最小値が規定されているコンデンサ (CL) も必要です。この抵抗を PCB 上の長い配線により作成することも可能で、RESR として示されています。
  3. DAC のノイズは、主に抵抗ラダーの熱ノイズから生まれます。熱ノイズは次の式で計算されます。ここで Kb はボルツマン定数、T はケルビン単位の温度、R はラダーの抵抗、F は周波数範囲です。

    DAC8871 の出力インピーダンスは約 6.25kΩ (標準値) であり、室温での動作を想定すると、熱ノイズは次の式で計算できます。

設計手順

  1. 分解能、精度、ノイズ性能から DAC を選択します。分解能はアプリケーションによって異なりますが、この回路では 16 ビット以上の分解能が普通です。DAC の出力誤差は、非線形誤差と見なされます。非線形誤差は、積分非線形誤差 (INL) および差分非線形誤差 (DNL) として表されます。DAC の入力に理想的な基準電圧が接続されていると仮定すると、システムの INL および DNL 誤差は R-2R ラダーの抵抗の不正確性に起因します。
  2. 基準電圧は、アプリケーションの精度、温度ドリフト、ノイズの要件に基づいて選択します。出力電圧精度は通常パーセント単位で規定されます。温度ドリフトは ppm/℃ (百万分率) 単位で規定されます。回路のノイズには 2 つの仕様があります。低周波数ノイズは通常、限られた周波数ドメイン (0.1Hz~10Hz) 上の VPEAK-PEAK で規定され、合計積分ノイズは VRMS で規定されます。
  3. 基準電圧の反転に使用されるオペアンプは、ノイズ性能に基づいて選択する必要があります。このアンプは、電圧ノイズと電流ノイズの 2 つの経路でシステムのノイズを増加させます。電圧ノイズからの増加分は、電圧ノイズが通常小さいバイポーラ入力アンプを選択することで、最小化できます。バイポーラ入力アンプは CMOS 入力アンプよりも電流ノイズが大きくなりますが、回路の抵抗 R1 と R2 により、電流ノイズは電圧ノイズに変換されます。これらの部品の抵抗値を最小化することで、アンプの電流ノイズによる増加分を最小化できます。
  4. DAC のフォース / センス入力を駆動するアンプは、高速なセトリングと帯域幅に応じて選択する必要があります。DAC が新しい入力コードで更新されると、R-2R 抵抗ラダーのスイッチにより、基準電圧入力から要求される電流が突然変化します。その結果、基準電圧入力の過渡が発生し、DAC 出力にも伝搬されます。基準電圧バッファ アンプが迅速にセトリングできれば、出力の誤差は最小限に抑えられます。さらに、これらのアンプの電圧ノイズは、システムの全ノイズを増加させます。この理由から、バイポーラまたは JFET 入力アンプを選択する必要があります。
  5. 本回路が負荷を駆動する必要がある場合、出力バッファを選択します。DAC8871 はバッファなしのデバイスであり、DAC の出力は抵抗ラダーのノードです。このアンプは、電流出力能力、容量性負荷での安定性、スルー レート、電圧範囲など、負荷の要件に基づいて選択されています。
  6. コンデンサ CFILT と CL は低 ESR のセラミック コンデンサです。コンデンサの電圧定格は、5V 基準電圧出力に適合している必要があります。

基準電圧バッファの負荷過渡

基準電圧バッファは、DAC のコードが変化したとき、R-2R ラダーに必要な過渡電流を迅速に供給できる必要があります。DAC8871 のアーキテクチャから、最大過渡電流は DAC がゼロまたはフルスケール コードから中間スケールへ移行するとき発生します。この過渡は、VREFH 入力と VREFL 入力の間に電流源を接続することでシミュレーションできます。次のシミュレーションは、OPA828 と OPA227 での電流過渡時の基準電圧の差を示します。この結果から、OPA828 では基準電圧の誤差の大きさと期間が減少することが分かります。

基準バッファの全ノイズ

回路により生成される全ノイズを、次のシミュレーションに示します。基準電源、反転アンプ、基準バッファがそれぞれノイズに寄与します。VREF- 入力のノイズが大きいことに注意してください。これは、反転アンプと、その帰還ネットワークのディスクリート抵抗による増加によるものです。

使用デバイス

デバイス 主な特長 リンク 他の使用可能デバイス
DAC8871 16 ビット シングル チャネル、シリアル インターフェイス、高耐圧バイポーラ出力 DAC 16 ビット シングルチャネル、シリアル インターフェイス、±18V (高電圧バイポーラ) 出力 DAC 高精度 DAC (≦ 10MSPS)
OPA828 低オフセット、低ドリフト、低ノイズ、45MHz、JFET 入力オペアンプ 高速 (45MHz と 150V/μs)、36V、低ノイズ (4nV/√Hz) RRO JFET オペアンプ 高精度オペアンプ (Vos が 1mV 未満)
OPA221 1.1nV/rtHz のノイズ、低消費電力、高精度オペアンプ 1.1nV/rtHz のノイズ、低消費電力、高精度オペアンプ 高精度オペアンプ (Vos が 1mV 未満)
REF6050 低ノイズ、高精度、5V 出力基準電圧 バッファ内蔵、イネーブル ピン搭載、5V、5ppm/℃の高精度基準電圧 シリーズ電圧リファレンス