設計目標

設計の説明

ほとんどの逐次比較型 (SAR) A/D コンバータ (ADC) では、入力アンプと RC フィルタの最適化が、設計プロセスで最も困難な部分です。この問題が難しいのは、ADC 入力に大きな高周波電流過渡が発生するためです。この種の回路では、ADC からの過渡的な電荷のキックバックに応答するために、アンプの十分な帯域幅が必要です。RC フィルタは、電荷のキックバックの問題を最小限に抑えるように調整され、一般にアンチ エイリアス フィルタとしては効果的に機能しません。ADS9218 は新しいスタイルの SAR ADC で、高インピーダンスのバッファが内蔵されているため、外部駆動回路が電流過渡に応答する必要はありません。この回路のもう 1 つの利点は、フィルタとアンプの帯域幅要件を調整し、アンチエイリアス フィルタとして機能できることです。このドキュメントに示す回路構成は、100kHz の入力信号範囲に合わせて最適化されています。このドキュメントでは、要件に合わせて回路の動作を調整できるようにする、設計上のトレードオフと方法について説明します。この SAR ADC 設計を活用できる、消費電力の制限が厳しいシステムの例として、半導体のテスト、バッテリのテスト、データ アクイジション (DAQ) が挙げられます。

デザイン ノート

1. ゲイン設定抵抗 Rf1、Rf2、Rg1、Rg2 には、0.1% 20ppm/℃以上の薄膜抵抗を使用します。これにより、歪みを最小限に抑え、ゲイン精度を向上させ、ドリフトを最小化できます。
2. 歪みを最小限に抑えるため、フィルタ コンポーネントの Cf1、Cf2、Cdif、Ccm1、Ccm2 のすべてに COG コンデンサを選択します。他の種類のコンデンサは電圧係数と温度係数が大きいため、歪みが発生します。
3. 100kHz までの周波数で低い歪みを実現するため、ドライバ アンプとして THS4551 と関連部品を選択しました。THS4541 を使用すると、1MHz などのより高い周波数で低い歪みを実現できますが、消費電力が大きくなります。THS4561 は低消費電力の選択肢で、20kHz などの低帯域幅のアプリケーションで使用できます。
4. THS4552 は、THS4551 アンプのデュアル チャネル バージョンです。ADS9218 もデュアルチャネル デバイスなので、ADS9218 にはこのデバイスが適しています。このドキュメントでは、シングル チャネルのみで利用できる他の製品ファミリと比較するため、シングル チャネルの THS4551 を例にしています。
5. Ro1 と Ro2 は 10Ω に設定して、THS4552 の開ループ出力インピーダンスを平坦にします。これにより、容量性負荷を駆動するアンプの安定性が向上します。
6. Rin1 と Rin2 は入力 ADC の絶縁抵抗です。これらの抵抗は、ADC を外部容量性負荷から分離するもので、ADS9218 で最高の性能を得るため、経験的に 20Ω に調整されています。最良の THD を実現するため、類似の設計ではすべて、これらの抵抗を使用してください。
7. 出力フィルタ Rx1、RX2、Cdif1、Ccm1、Ccm2 はアンチエイリアス フィルタです。従来の SAR ドライブでは、電荷のキックバック過渡に対応するため、このフィルタを選択する必要があります。従来型の設計では、カットオフが一般に ADC のサンプリング レートよりも広く設定されるため、フィルタは通常、アンチエイリアス フィルタとして効果的に機能できません。ADS9218 ファミリは入力インピーダンスが高く、電荷のキックバックがないため、アンチ エイリアスの要件に応じてフィルタのカットオフを設定できます。

設計手順

1. ゲインと帰還回路を選択します。THS4551 でピーク性能を得るには、R_g の値を 1kΩ に設定します。他のアンプでは、SNR と安定性を最大限に高めるため、他の抵抗を使用できます。
   $G=\frac{V_{outDif}}{V_{inDif}}=\frac{\pm 3.2 V}{\pm 3.2 V}=1$
   $Let R_g=1 k\Omega$
   $R_f=R_{g}G=1 k\Omega$
2. 出力 High と出力 Low のスイングに基づいて、最大出力差動信号を特定します。V_cmo は ADS9218 によって生成され、ピーク性能を得るために THS4551 によって使用されます。ADS9218 の入力範囲は ±3.2V なので、THS4551 の線形出力範囲で十分です。
   $V_{outHigh}=\left(V_{s+}-0.23 V\right)=4.77 V$
   $V_{outLow}=\left(V_{s-}+0.23 V\right)=0.23 V$
   $V_{cmo}=2.048 V$
   $V_{outDif\left(high\right)}=2\left(V_{outHigh}-V_{cmo}\right)=2\left(4.77 V-2.048 V\right)=4.44 V$
   $V_{outDif\left(low\right)}=2\left(V_{cmo}-V_{outLow}\right)=2\left(2.048 V-0.23 V\right)=3.64 V$
   $V_{outDif}=min\left(V_{outDif\left(high\right)},V_{outDif\left(low\right)}\right)=3.64 V$
3. 入力信号 (V_cmi) の同相制限値は、FDA の同相制限値 (V_cmFDA)、出力信号の同相モード (V_cmo)、差動入力信号、およびゲイン (G) に基づいて求められます。この例では、入力信号の同相範囲は -2.048V～5.352V です。
   $V_{cmFDA\left(max\right)}=\left(V_{s+}-1.3 V\right)=3.7 V$
   $V_{cmFDA\left(min\right)}=V_{s-}=0.0 V$
   $V_{cmo}=2.048 V$
   $V_{cmi\left(max\right)}=\left(1+\frac{1}{G}\right)V_{cmFDA\left(\mathrm{m}\mathrm{a}\mathrm{x}\right)}-\frac{1}{G}{V}_{cmo}=5.352 V$
   $V_{cmi\left(min\right)}=\left(1+\frac{1}{G}\right)V_{cmFDA\left(\mathrm{m}\mathrm{i}\mathrm{n}\right)}-\frac{1}{G}{V}_{cmo}=-2.048 V$
4. アンプと出力フィルタの帯域幅制限を選択します。このフィルタ周波数は、適切なアンチ エイリアス フィルタとして動作するように調整できます。この例では、ナイキスト周波数で多少の減衰が求められますが、最高 100kHz まで最低減の減衰も要求されます。サンプリング レートが 10MHz なので、ナイキスト周波数は f_s/2 = 5MHz になります。ナイキスト周波数で 0.1V/V の減衰を選択します。次の式から、カットオフを 502kHz にする必要があります。100kHz でのゲインは 0.981V/V または -0.17dB と計算され、この設計例では妥当な誤差です。アプリケーションで、ナイキスト周波数での減衰をさらに大きくする必要がある場合は、カットオフを低い周波数に移動するか、フィルタの次数を大きくします。
   $f_c=\frac{f_{Nyq}}{\sqrt{{\left(\frac{1}{G}\right)}^2-1}}=\frac{5 MHz}{\sqrt{{\left(\frac{1}{0.1 V/V}\right)}^2-1}}=502 kHz$
   $G_{100 kHz}=\frac{1}{\sqrt{{\left(\frac{f}{f_c}\right)}^2+1}}=\frac{1}{\sqrt{{\left(\frac{100 kHz}{502 kHz}\right)}^2+1}}=0.981$
5. パッシブ出力フィルタの部品を選定します。バイアス電流誤差を最小限に抑えるため、抵抗 Rx1 および RX2 は 49.9Ω に設定されています。手順 4に従って、アンプ フィルタのカットオフ周波数を 502kHz に設定します。パッシブ フィルタの差動カットオフ周波数を 5MHz に設定します。同相フィルタ コンデンサは、同相から差動への変換を最小限に抑えるため、通常は差動周波数の 10 倍未満に設定されます。
   $C_{dif1}=\frac{1}{2\pi f_c{R}_{f1}}=\frac{1}{2\pi \left(502 kHz\right)2\left(49.9 \Omega \right)}=3.18 nF=3.3 nF \left(standard value\right)$
   $C_{cm1}=C_{cm2}=\frac{C_{dif1}}{10}=330 pF$
6. 場合によっては、前述の方法で出力フィルタ カットオフを設定するのが現実的ではない、または不必要なこともあります。この場合、カットオフを、最大印加周波数の最低 5 倍に設定します。たとえば、印加される最大周波数が 1MHz の場合、ゲイン誤差と歪みを最小限に抑えるため、カットオフは最低で 5MHz にします。

シグナル チェーンの電力と性能のトレードオフ

このドキュメントでは、THS4551 アンプを使用し、電力に最適化されたシグナル チェーンを主な対象としています。このオプションにより、1.37mA の I_Q で 100kHz の信号周波数に対して非常に優れた性能を実現できます。THS4541 を使用すると、消費電力が増加 (I_Q = 10.1mA) する代わりに、1MHz まで優れた性能を実現できます。THS4541 オプションで使用する回路部品を、次の回路図に示します。これらの部品の値を選択する際は、設計ノートや設計手順に記載されているのと同じ検討事項を使用します。

Spiceモデル

このシミュレーションでは、THS4552 および ADS9218 用の TINA SPICE モデルを使用します。すべてのシミュレーションについて、アンプの出力と ADC の出力が示されています。

AC 伝達特性

アンプの帯域幅 (432kHz) は、同相および差動出力フィルタ (Rx1、RX2、Cdif、Ccm1、Ccm2) によって設定されます。このフィルタは、「TINA Spice モデル」セクションに示すように、THS4551 の回路に属しています。

DC 伝達特性

次のグラフは、アンプと ADC の DC 伝達特性を示したものです。THS4552 の出力スイング制限により、アンプの出力スイングは約 ±4.4V であることに注意してください。これは、設計ステップ 2 で期待されるスイングと一致します。シミュレーションされる ADC 範囲は ±3.2V に制限されており、このデバイスのデータシートの仕様と一致しています。絶対最大定格の範囲は AGND-0.3V～AVDD+0.3V、またはこの例では -0.3V～5.3V です。VinM と VinP は絶対最大定格の仕様に違反しないことに注意してください。

ノイズ

アンプのノイズは、アンプのノイズ密度、帰還抵抗、および帯域幅の制限によって決定されます。出力フィルタは、アンプからのノイズを 3.7μV_RMS に制限します。また、ADS9218 はノイズと帯域幅の制限にも寄与します。ノイズ シミュレーションは、アンプと ADC の両方からの合計ノイズが 39.7μV_RMS であることを示しています。

使用デバイス

設計の参照資料

1. テキサス・インスツルメンツ、『アナログ エンジニア向け回路クックブック』