図 4-13 に、3.3V 入力電源と DDR4 メモリを搭載したシステム上で AM64x プロセッサに電力を供給する TPS6521904 バリエーションを示します。この構成は TPS6521903 に類似していますが、このシナリオでは、VDD_CORE は0.75V ではなく 0.85V で動作します。AM64x データシートに記載されているように、 「VDD_CORE と VDDR_CORE は同じソースから電力供給されることが想定されているため、VDD_CORE が 0.85V で動作しているときは一緒に電圧が上昇します。」プロセッサのこの要件により、VDD_CORE と VDDR_CORE の両方に、同じ PMIC レール (Buck1) から電力を供給できます。LDO2 は、1.8V 出力用に事前プログラミングされた空き電源リソースで、外部ペリフェラルへの電源供給に使用できます。TPS6521903 と同様に、この構成では、GPO2 は電源オン・シーケンスの 2 番目のスロット (持続時間 10ms) でイネーブルになるように事前にプログラムされています。この構成を使用して、外部パワー・スイッチをイネーブルにし、プロセッサのシーケンス要件を満たすことができます。このスイッチには適切なランプ・レート仕様の製品を選択し、2番目のスロットの持続時間 10ms の間に (PMIC が電源オン・シーケンスの次のスロットを開始する前に) 安定した出力電圧を供給する必要があります)。図 4-14 および 図 4-15 に、TPS6521904 でプログラムされる電源オンおよび電源オフ・シーケンスを示します。